JPS63198875A - 特定デ−タ検出回路 - Google Patents
特定デ−タ検出回路Info
- Publication number
- JPS63198875A JPS63198875A JP62030531A JP3053187A JPS63198875A JP S63198875 A JPS63198875 A JP S63198875A JP 62030531 A JP62030531 A JP 62030531A JP 3053187 A JP3053187 A JP 3053187A JP S63198875 A JPS63198875 A JP S63198875A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- data
- comparator
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 3
- 238000001514 detection method Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
この発明は、複数の入力データに対応して複数の比較器
を採用し、比較器出力を制御することにより、入力デー
タの中から特定データを検出することができるようにし
た特定データ検出回路についてのものである。
を採用し、比較器出力を制御することにより、入力デー
タの中から特定データを検出することができるようにし
た特定データ検出回路についてのものである。
（ｂ）従来技術と問題点
ロジックアナライザなどでは、入力データの中から特定
データ以降のデータをＣＲＴで表示して観察したい場合
がある。
データ以降のデータをＣＲＴで表示して観察したい場合
がある。
従来技術には、例えば特開昭５７−１０９０４７号公報
などのように連続データ検出回路はあるが、不運続デー
タの中から特定データを検出する技術を簡単な回路構成
で実現したものはない。
などのように連続データ検出回路はあるが、不運続デー
タの中から特定データを検出する技術を簡単な回路構成
で実現したものはない。
（ｃ）発明の目的
この発明は、比較器、フ’Ｊ ツブフロップ（以下、Ｆ
Ｆという。）、ゲート及びパルス発生器を採用すること
により、簡単な回路構成で不連続データの中から特定デ
ータを検出することができるようにした特定データ検出
回路の提供を目的とする。
Ｆという。）、ゲート及びパルス発生器を採用すること
により、簡単な回路構成で不連続データの中から特定デ
ータを検出することができるようにした特定データ検出
回路の提供を目的とする。
（ｄ）発明の実施例
まず、この発明による実施例の回路図を第１図に示す。
第１図の１は比較器、２ａ〜２ＣはＦＦ１３ａ〜３ｄは
ゲート、４はパルス発生器、１１は入力データ、１２は
出力端子である。
ゲート、４はパルス発生器、１１は入力データ、１２は
出力端子である。
第１図の比較器１にはメモリを使用した場合を例示して
いるが、比較器１に通常のコンパレータを使用してもよ
い。
いるが、比較器１に通常のコンパレータを使用してもよ
い。
第１図の比較器１には、少なくともデータ２１、データ
２２及びデータ２３を記憶させておき、入力データ１１
を比較器１のアドレス入力として比較器１に加える。
２２及びデータ２３を記憶させておき、入力データ１１
を比較器１のアドレス入力として比較器１に加える。
次に、比較器１の記憶状聾説明図を第２図に示す。
第２図の比較器１のアドレスにはｒＯＪ、ｒｌＪ・・・
・・・「１５」がある。第２図の例ではアドレス「２」
に対応する入力データ１１が入ると、比較器１のＤｏ端
子からデータ２１が出るようになっており、アドレス「
１４」に対応する入力データ１１が入ると比較器１のＤ
１端子からデータ２２が出るようになっている。
・・・「１５」がある。第２図の例ではアドレス「２」
に対応する入力データ１１が入ると、比較器１のＤｏ端
子からデータ２１が出るようになっており、アドレス「
１４」に対応する入力データ１１が入ると比較器１のＤ
１端子からデータ２２が出るようになっている。
また、アドレス「１５」に対応する入力データ１１が入
ると、比較器１のＤ２端子からデータ２３が出るように
なっている。
ると、比較器１のＤ２端子からデータ２３が出るように
なっている。
次に、第１図の構成を説明する。
比較器１のＤｏ端子からのデータ２１はゲート３ａに加
えられ、比較器１のＤ１端子からのデータ２２はゲート
３ｂに加えられる。
えられ、比較器１のＤ１端子からのデータ２２はゲート
３ｂに加えられる。
また、比較器１のＤ２端子からのデータ２３はゲート３
ｃに加えられる。
ｃに加えられる。
ゲート３ａの出力はＦＦ２ ａのＤ端子に入り、ゲート
３ｂの出力はゲー）３ｄをとおり、ＦＦ２ｂのＤ端子に
入る。また、ゲート３Ｃの出力はＦＦ２ｃのＤ端子に入
る。
３ｂの出力はゲー）３ｄをとおり、ＦＦ２ｂのＤ端子に
入る。また、ゲート３Ｃの出力はＦＦ２ｃのＤ端子に入
る。
ＦＦ２ａの出力はゲート３ａとゲート３ｂに加えられ、
ＦＦ２ｂの出力はゲー）３ｃとゲート３ｄに加えられる
。
ＦＦ２ｂの出力はゲー）３ｃとゲート３ｄに加えられる
。
ＦＦ２ａ〜２ｃのＴ端子には、パルス発生器４のシフト
パルスが加えられる。
パルスが加えられる。
パルス発生器４のシフトパルスは入力データ１１に同期
し、比較器１の動作時間だけ入力データ１１から遅れた
シフトパルスを発生する。
し、比較器１の動作時間だけ入力データ１１から遅れた
シフトパルスを発生する。
なお、パルス発生器４の代わりに、入力データ１１に書
き込む信号を分岐し、この分岐出力を遅延回路を通すこ
とにより、シフトパルスを構成するようにしてもよい。
き込む信号を分岐し、この分岐出力を遅延回路を通すこ
とにより、シフトパルスを構成するようにしてもよい。
第１図では、ゲート３ｂとゲー）３ｃにアンド回路を使
用し、ゲート３ａとゲート３ｄにオア回路を使用した場
合を例示している。
用し、ゲート３ａとゲート３ｄにオア回路を使用した場
合を例示している。
次に、第１図のタイムチャートを第３図に示す。
第３図（ア）は入力データ１１の波形図であり、前述の
とおり２１が比較器１のアドレス「２」に対応するデー
タであり、２２が比較器ｌのアドレス「１４」に対応す
るデータである。また、２３が比較器１のアドレス「１
５」に対応するデータである。
とおり２１が比較器１のアドレス「２」に対応するデー
タであり、２２が比較器ｌのアドレス「１４」に対応す
るデータである。また、２３が比較器１のアドレス「１
５」に対応するデータである。
第３図（ア）の入力データ１１は、２１の次のデータ２
２．２３が不連続に発生している場合を例示している。
２．２３が不連続に発生している場合を例示している。
第３図（イ）は比較器１のＤｏ端子の出力波形図であり
、第３図（つ）は比較器１のＤ１端子の出力波形図であ
る。
、第３図（つ）は比較器１のＤ１端子の出力波形図であ
る。
第３図（Ｘ）は比較器１のＤ２端子の出力波形図であり
、第３図（０はパルス発生器４からのシフトパルスの波
形図である。
、第３図（０はパルス発生器４からのシフトパルスの波
形図である。
第３図（Ａ）はＦＦ２ａの出力波形図であり、第１図の
ゲート３ｂに加えられる。
ゲート３ｂに加えられる。
第３図（８）は、ＦＦ２ａの出力が第３図（ア）のデー
タＤＣの周期までゲー）３ｂを開の状態にすることを示
す。
タＤＣの周期までゲー）３ｂを開の状態にすることを示
す。
第３図（キ）はＦＦ２ｂの出力波形図であり、第１図の
ゲート３Ｃに加えられる。
ゲート３Ｃに加えられる。
第３図（キ）は、ＦＦ２ｂの出力が第３図（ア）のデー
タ２３の周期までゲー）３ｃを開の状態にすることを示
す。
タ２３の周期までゲー）３ｃを開の状態にすることを示
す。
したがって、Ｆ Ｆ ２ ｃの出力は第３図（り）に示
すようになる。
すようになる。
すなわち、データ２１に対応する入力データ１１が比較
器１に加えられたあと、データ２２とデータ２３にそれ
ぞれ対応する入力データ１１が不連続に比較器１に入る
と、ＦＦ２ｃから出力が出てくる。
器１に加えられたあと、データ２２とデータ２３にそれ
ぞれ対応する入力データ１１が不連続に比較器１に入る
と、ＦＦ２ｃから出力が出てくる。
（ｅ）発明の効・果
この発明によれば、比較器、ＦＦ１ゲート及びパルス発
生器を採用し、Ｆ Ｆ ２ ａの出力をゲート３ａとゲ
ート３ｂに入れ、ＦＦ２ｂの出力をゲート３ｃとゲー）
３ｄに入れているので、不連続データの中に含まれる特
定データを検出することができる。
生器を採用し、Ｆ Ｆ ２ ａの出力をゲート３ａとゲ
ート３ｂに入れ、ＦＦ２ｂの出力をゲート３ｃとゲー）
３ｄに入れているので、不連続データの中に含まれる特
定データを検出することができる。
第１図はこの発明による実施例の回路図、第２図は比較
器１の記憶状態説明図、 第３図は第１図のタイム−チャート。 １・・・・・・比較器、２ａ〜２ｃ・・・・・・フリッ
プフロップ（ＦＦ）、３ａ〜３ｄ・・・・・・ゲート、
４・・・・・・パルス発生器、１１・・・・・・入力デ
ータ、１２・・・・・・出力端子 代理人 弁理士 小 俣 欽 司 第 Ｉ Ｊ、Ｘ 第２図
器１の記憶状態説明図、 第３図は第１図のタイム−チャート。 １・・・・・・比較器、２ａ〜２ｃ・・・・・・フリッ
プフロップ（ＦＦ）、３ａ〜３ｄ・・・・・・ゲート、
４・・・・・・パルス発生器、１１・・・・・・入力デ
ータ、１２・・・・・・出力端子 代理人 弁理士 小 俣 欽 司 第 Ｉ Ｊ、Ｘ 第２図
Claims (1)
- 【特許請求の範囲】 １ 入力データをアドレス入力とし、第１のデータ、第
２のデータ及び第３のデータを記憶する比較器と、 前記比較器からの第１のデータを入力とする第１のゲー
トと、 前記比較器からの第２のデータを入力とする第２のゲー
トと、 前記比較器からの第３のデータを入力とする第３のゲー
トと、 第２のゲート出力を入力とする第４のゲートと、第１の
ゲート出力を入力とする第１のフリップフロップと、 第４のゲート出力を入力とする第２のフリップフロップ
と、 第３のゲート出力を入力とする第３のフリップフロップ
と、 入力データに同期し、前記比較器の動作時間だけ前記入
力データより遅れたシフトパルスを出すパルス発生器と
を備え、 第１のフリップフロップ出力を第１のゲートと第２のゲ
ートに加え、 第２のフリップフロップ出力を第３のゲートと第４のゲ
ートに加えることを特徴とする特定データ検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62030531A JPS63198875A (ja) | 1987-02-12 | 1987-02-12 | 特定デ−タ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62030531A JPS63198875A (ja) | 1987-02-12 | 1987-02-12 | 特定デ−タ検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63198875A true JPS63198875A (ja) | 1988-08-17 |
Family
ID=12306381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62030531A Pending JPS63198875A (ja) | 1987-02-12 | 1987-02-12 | 特定デ−タ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63198875A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5930139A (ja) * | 1982-08-10 | 1984-02-17 | Mitsubishi Electric Corp | ビツトパタ−ン比較装置 |
| JPS61134117A (ja) * | 1984-12-04 | 1986-06-21 | Nec Corp | パタン検出回路 |
| JPS61198814A (ja) * | 1985-02-27 | 1986-09-03 | Ando Electric Co Ltd | トリガ検出回路 |
| JPS61240342A (ja) * | 1985-04-18 | 1986-10-25 | Nec Corp | マイクロプログラム制御装置 |
-
1987
- 1987-02-12 JP JP62030531A patent/JPS63198875A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5930139A (ja) * | 1982-08-10 | 1984-02-17 | Mitsubishi Electric Corp | ビツトパタ−ン比較装置 |
| JPS61134117A (ja) * | 1984-12-04 | 1986-06-21 | Nec Corp | パタン検出回路 |
| JPS61198814A (ja) * | 1985-02-27 | 1986-09-03 | Ando Electric Co Ltd | トリガ検出回路 |
| JPS61240342A (ja) * | 1985-04-18 | 1986-10-25 | Nec Corp | マイクロプログラム制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6453425B1 (en) | Method and apparatus for switching clocks presented to synchronous SRAMs | |
| KR920010618A (ko) | 동기형 다이나믹 ram | |
| EP0592165B1 (en) | Pulse generation/sensing arrangement for use in a microprocessor system | |
| US4635256A (en) | Formatter for high speed test system | |
| JP2641276B2 (ja) | ２段式同期装置 | |
| KR100232896B1 (ko) | 저전력형 반도체 메모리 소자 | |
| JPS6279379A (ja) | タイミング信号発生装置 | |
| JPS63198875A (ja) | 特定デ−タ検出回路 | |
| JPS6281850A (ja) | 受信デ−タの最小ビツト検出方法 | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| US6041418A (en) | Race free and technology independent flag generating circuitry associated with two asynchronous clocks | |
| JP3057538B2 (ja) | Ｌｓｉテスタ | |
| JPH0719205B2 (ja) | 連続デ−タ検出回路 | |
| JP3329081B2 (ja) | Ｄｕｔの良否判定回路 | |
| JP2540459B2 (ja) | 連続デ−タ検出回路 | |
| SU1443141A1 (ru) | Генератор псевдослучайных последовательностей | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| SU1228245A2 (ru) | Устройство дл синхронизации импульсов | |
| JPS6231453A (ja) | メモリ制御装置 | |
| JPH08316944A (ja) | 位相調整回路 | |
| JPH01100650A (ja) | 情報処理装置 | |
| KR960038549A (ko) | 데이타 동기 클럭 발생장치 | |
| JPS6310229A (ja) | デ−タ検出回路 | |
| JPH03154946A (ja) | メモリのアドレス発生回路 | |
| JPH05316086A (ja) | クロック乗換回路 |