JPH0754348B2 - テスト回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はICに内蔵したテスト用信号発生回路に関する。

〔従来の技術〕

従来、テスト回路に於いては、１つのテスト入力端子か
ら入力した信号は特定のテスト動作しか行なえず、これ
を補なう為、複数のテスト入力端子を設けて、複数のテ
スト動作機能を持たせている。

〔発明が解決しようとする問題点〕

上述した従来のテスト回路は、１つの端子が持つテスト
動作機能として、ある限られた動作しか実行出来ず、同
一IC内の被テスト回路の素子数が増える程、色々なテス
ト動作機能を駆使してテストに要する時間を抑える為の
他のいくつかの端子が必要となる。

この為、テスト用端子が増えれば、当然ICの面積が増加
する事にもなり、IC単価の上昇につながってくる。

逆にIC面積増加を抑え様とした場合はテスト用端子以外
の端子を減らす等IC全体の機能に対して抑圧する様な逆
効果を生じかねないと言う欠点がある。

〔問題点を解決するための手段〕

本発明のテスト回路は、かかる欠点を解決する為、１つ
のテスト用端子が持つテスト動作機能に於いて、テスト
用入力信号の電圧レベルを複数のレベルとしての、その
レベルに対応した複数の動作機能を持たせる事で実現し
たものである。

本発明のテスト回路は、テスト用端子と、前記テスト用
端子と第１の節点との間に接続される第１の検出回路で
あって前記テスト用端子から供給される入力信号が第１
のレベルから第２のレベルに変化したことを検出したと
き前記入力信号に応答して検出信号をアクティブレベル
にして前記第１の節点に出力し前記入力信号が第２のレ
ベルから第１のレベルに変化したことを検出したとき前
記入力信号に応答して検出信号をインアクティブレベル
にして前記第１の節点に出力する検出回路と、前記テス
ト用端子、前記第１の節点及び第２の節点に接続される
第１のテスト信号発生回路であって前記入力信号が第１
のレベルから第３のレベルに変化しかつ前記第１の検出
回路から前記第１の節点を介して入力される前記検出信
号がインアクティブレベルのとき前記入力信号に応答し
て第１のテスト信号を第２の節点に出力し前記入力信号
が第３のレベルから第１のレベルに変化したときは第２
の節点にインアクティブレベルを出力する第１のテスト
信号発生回路と、前記検出信号のアクティブレベルに応
答してモードを変化させ前記検出信号がアクティブレベ
ルからインアクティブレベルに変化したとき次のアクテ
ィブレベルが入力されるまで前記モードを保持する第２
のテスト信号発生回路とを備え、前記検出回路のアクテ
ィブレベルに応答させて前記第２のテスト信号発生回路
の前記モードを決定し、当該モードに対応する被テスト
回路を選択し前記検出回路のインアクティブレベルに応
答して前記選択された被テスト回路に前記第１のテスト
信号発生回路からの前記第１のテスト信号が供給される
ことを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。第１図は
本発明の一実施例になるテスト用信号発生回路である。
入力端子１からの信号は通常のインバータ回路２及び入
力が中間レベルなら“H"信号を出すレベル検出回路3,逆
に中間レベルの時“L"信号を出すレベル検出回路４で受
ける。この時入力が中間レベルの場合は２の出力が中間
レベル,3の出力が“H"レベル,4の出力が“L"レベルとな
る事に依り、NOR回路５が開きその出力（ａ点）は“H"
レベルとなる。５が“H"レベルとなる為テスト信号Ａ発
生回路７の出力は“L"となる。又、入力が“L"レベルの
時は５及び及び７の出力共“L"となり入力が“H"の時は
５の出力が“L",7の出力が“H"となる。ここでCLK6は５
の出力とこの出力との競争に依る７の出力のハザードを
防止する為に、テスト回路以外で発生されているクロッ
ク信号等を使ったものである。

更にF/F（フリップ・フロップ回路）８及び９は５の出
力はクロックとして動作し、その出力状態をテスト信号
Ｂ発生回路10で検出して信号０〜３のうち１つを“H"レ
ベルとして被テスト回路に供給する。上述の状態をタイ
ミングチャートとして表わしたものが第２図である。

従って本実施例では入力レベルが“H"レベルの時はテス
ト信号Ａを発生し、中間レベルの時はテスト信号Ｂを発
生する事になる。ここで例えば被テスト回路を予じめ４
つに分割出来る用に構成した上、テスト信号Ｂの０〜３
を分割した被テスト回路の各々に対応づけて選択出来る
様にしておき、更に各被テスト回路の全てにテズト信号
Ａを入力しておけば、テスト信号Ｂで任意に選択した被
テスト回路をテスト信号Ａでテストする事が出来る。以
上の実施例では、入力信号のレベル状態を“L"、中間レ
ベル、“H"の３段階としたが、この入力レベル状態をｎ
段階検出するようなテスト回路を構成することにより、
１つのテスト端子によってｎ個のテスト信号を発生させ
ることができる。

〔発明の効果〕

以上説明した様に本発明は１つのテスト用端子に接がる
テスト回路から、テスト信号としてテスト機能の異なる
任意の複数のテスト信号を発生する事が出来、分割構成
された被テスト回路の１つを任意を選択してテスト出来
る為、ある限られたテスト用端子を使ってのICテストに
於けるテスト方法の自由度の大幅向上が見込め、テスト
時間短縮,IC面積減少等多大な効果が望める。

【図面の簡単な説明】

第１図は本発明の一実施例、第２図は第１図のタイミン
グチャートである。 １……テスト用端子、2,3,4……入力レベル検出回路、
５……クロック発生回路、６……クロック信号、７……
テスト信号Ａ発生回路、8,9……フリップ・フロップ回
路、10……テスト信号Ｂ発生回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】テスト用端子と、前記テスト用端子と第１
   の節点との間に接続される検出回路であって前記テスト
   用端子から供給される入力信号が第１のレベルから第２
   のレベルに変化したことを検出したとき前記入力信号に
   応答して検出信号をアクティブレベルにして前記第１の
   節点に出力し前記入力信号が第２のレベルから第１のレ
   ベルに変化したことを検出したとき前記入力信号に応答
   して検出信号をインアクティブレベルにして前記第１の
   節点に出力する検出回路と、前記テスト用端子、前記第
   １の節点及び第２の節点に接続される第１のテスト信号
   発生回路であって前記入力信号が第１のレベルから第３
   のレベルに変化しかつ前記第１の検出回路から前記第１
   の節点を介して入力される前記検出信号がインアクティ
   ブレベルのとき前記入力信号に応答して第１のテスト信
   号を第２の節点に出力し前記入力信号が第３のレベルか
   ら第１のレベルに変化したときは第２の節点にインアク
   ティブレベルを出力する第１のテスト信号発生回路と、
   前記検出信号のアクティブレベルに応答してモードを変
   化させ前記検出信号がアクティブレベルからインアクテ
   ィブレベルに変化したとき次のアクティブレベルが入力
   されるまで前記モードを保持する第２のテスト信号発生
   回路とを備え、前記検出回路のアクティブレベルに応答
   させて前記第２のテスト信号発生回路の前記モードを決
   定し、当該モードに対応する被テスト回路を選択し前記
   検出回路のインアクティブレベルに応答して前記選択さ
   れた被テスト回路に前記第１のテスト信号発生回路から
   の前記第１のテスト信号が供給されることを特徴とする
   テスト回路。