JPS5821458B2 - フレ−ム同期回路 - Google Patents

Description

【発明の詳細な説明】 この発明；まディジタル通信装置に用いられ、入力ディ
ジタル信号中のフレームに同期した信号を得るフレーム
同期回路に関するものである。

ディジタル通信装置では伝送されるディジタル信号中の
フレーム位置を知るためフレーム同期の手段が必要であ
る。

通常は伝送されるディジクル信号中にあらかじめ決めら
れたフレーム同期パタンと呼ばれる特定バタンをフレー
ム同期毎に挿入し、受信側ではこのフレーム同期バタン
を照合検索し受信装置のタイミング発生回路を同期させ
ることによってフレーム同期をとる。

フレーム同期の同期状態は次のように４つの状態に分類
される。

同期正常状態・・・・・・（１）定常同期状態 （２）
＠方保護状態 同期はずれ状態・・伯）バンチング状態 （４）後方保
護状態 なお以後同期復帰制御とはフレーム同期パルス位置の・
・ンチング及び後方保護を指す。

先ず従来のフレーム同期回路の構成及び動作について説
明する。

第１図は従来のフレーム同期回路であり、同期復帰方式
は１ビット即時シフト方式、保護カウンタの構成はリセ
ットカウンタ方式を用いた場合である。

入力クロック１及び入カデ゛−夕２は各々入力端子１１
及び１２からフレーム同期回路に入力され、出力フレー
ム同期パルス３が出力端子１３から出力される。

タイミング発生回路１４は禁止ゲート１５を通し人力ク
ロック１で駆動され１フレームをカウントするフレーム
カウンタから成り、フレーム同期パルス３を出力端子１
３及びバタン発生回路１６に送出する。

バタン発生回路１６はフレーム同期パルス３が到来する
毎にフレーム同期パタンを発生し、バタン照合回路１７
に送出する。

バタン照合回路１７ではバタン発生回路１６からのバタ
ンと端子１２からの入カデ゛−夕のバタンとを照合し一
致ならばバタン一致パルス４を、不一致ならばバタン不
一致パルス５をフレーム同期パルス位置で発生する。

バタン不一致パルス５は前方保護カウンタ１８の入力及
び後方保護カウンタ１９のリセットパルスとなす、バタ
ン一致パルス４・は後方保護カウンタ１９の入力及び前
方保護カウンタ１８のリセットパルスとなる。

今前方保護カウンタ１８をＭ１＋１進（＋１０１１から
Ｍ１″までカウントする）。

後方保護カウンタ１９をＭ２＋１進（＋１０１＋からＭ
２″までカウントする）のカウンタとすると、前方保護
カウンタ１８はＭ１回連続してバタン不一致が検出され
た時、パルス・６を後方保護カウンタ１９はＭ２回連続
してパタン一致が検出された時パルス７をそれぞれ発生
する。

パルス６は前方保護カウンタ１８の計数値がＭ、の時発
生し、パルス７は後方保護カウンタ１９の計数値がＭ２
の時発生する。

次に前述の４つの同期状態におけるフレーム同期回路の
動作を説明する。

今定常同期状態だとするとパターン一致パルス４が連続
して発生しＭ２＋１フレーム周期でパルス７が発生する
のでそのパル、ｘ、 Ｋ ヨリＳ −Ｒフリップフロッ
プ２１がリセットされ、そのＱ１出力８はＬレベルに保
れる。

従ってゲート２２の出力９は低レベルのままで禁止ゲー
ト１５は開らかれたままである。

次に符号誤りが生じてフレーム同期パタンか誤まるとバ
タ。

ン不一致パルス５が発生するが、符号誤りが生ずる確率
はごく小さいので、即ちバタン不一致パルス５が連続し
て発生することはないので前方保護カウンタ１８の計数
値はＭ、に達せずパルス６は発生せず、Ｑ１出力８はＬ
レベルに保れる。

このシようにフレーム同期がとれている状態で符号誤り
によってフレーム同期がはずれるのを防止するのが前方
保護である。

次に何らかの原因でフレーム同期パルス位置がシフトし
てフレーム同期はずれが生じた場合、フレーム同期はず
れが生ずる以前のタイミング位相で発生するフレーム同
期パルス３でパタン照合が行われるためバタン不一致パ
ルス５が多数回連続して発生する。

従って前方保護カウンタ１８の計数値は容易にＭ、に達
してパルス６が発生し、Ｑｘｊ出力８はＬレベルからＨ
レベルに変化する。

この変化は前方保護が終了したこと、即ちフレーム同期
はずれを確認したことを示す。

前方保護が終了すると以下のようにフレーム同期位置の
ハンチングを行う。

４第１図でＳ
−Ｒフリップフロップ２１のＱ１出力８とバタン不一致
パルス５とのＡＮＤがＡＮＤゲート２２でとられ、ＡＮ
Ｄゲート２２の出力９は禁止ゲート１５の禁止入力に加
えられる。

ＡＮＤゲート２２の出力９は同期はずれ状態で、即ちＱ
。

出力８がＨレベルで、かつバタン不一致パルス５が発生
した時にＨレベルとなり、この時タイミング発生回路１
４に入力される次のクロックパルスは１ビツト阻止され
る。

従ってフレームカウンタの動作位相はシフトして１ビツ
ト遅れるのでバタン不一致が検出された次のビットでも
フレーム同期パルス３が発生し、バタン照合が行われる
。

このように同期はずれが検出されたらパタンが一致する
まで連続的に１ピツトスつフレーム同期パルスをシフト
させて真のフレーム同期パルス位置ヲ検索（ハンチング
）する同期復帰方式が１ビット即時シフト方式である。

ハンチングを行いバタン一致が検出されるさＡＮＤゲ−
）２２の出力９がＬレベルとなるので入力クロック１が
タイミング発生回路１４に入力されハンチングが停止し
、以後当該ビットのパタン一致の連続回数を計数する。

後方保護カウンタ１９はパタン一致が検出されれば１だ
け歩進しバタン不一致の場合はリセットされる。

今パタン一致が真のフレーム同期パルス位置以外におい
て検出された場合、連続してパタン一致が検出されるこ
とはないので後方保護カウンタ１９の計数値はＭ２に達
せずパルス７は発生しないからＱ１出力８はＨレベルに
保れる。

従ってパタン一致が検出されてもＭ２回連続しない場合
は、バタン不一致が検出された時点から再びノ・ンチン
グを開始する。

このように同一ビットのパタン一致の連続回数を計数し
て真のフレーム同期パルス位置かどうかを確認するのが
後方保護である。

以上のように順次１ビツトずつ同期復帰制御を繰り返し
てゆき真のフレーム同期パルス位置に到達するとパタン
一致パルス４が多数回連続して発生するから後方保護カ
ウンタ１９の計数値はＭ２に達しパルス７が発生しＱ１
出力９はＨレベルからＬレベルに変化する。

この変化はフレーム同期パルスに達する後方保護が終了
したこと、即ち同期復帰を確認したことを表わす。

後方保護が終了すれば定常同期状態に移行する。

以上が４つの状態におけるフレーム同期回路の動作概要
である。

同期復帰方式として１ビット即時シフト方式を採り上げ
て説明したが、もう一つの代表的な方式であるリセット
系列方式を簡単に説明する。

これは複数のフレーム同期パタンを１フレーム中に集中
配置し、最初に不一致が検出されたパルスでフレームカ
ウンタ及びバタン発生回路をリセットし、不一致が検出
されたパルスの次のビットから再度バタン照合を開始す
るものである。

即ちバタン不一致が検出されたパルスの位置が最初のフ
レーム同期バタンビットから数えてＳ番目であればＳビ
ットシフトすることになる。

以上説明したように従来のフレーム同期回路はフレーム
同期パルスをシフトして同期復帰制御を行う構成となっ
ていたため各ビットの同期復帰制御は順次直列的に行わ
ざるを得す、同期はずれ状態となってから最悪１フレー
ムの各ビットの同期復帰制御を行う必要があり、長大な
同期復帰時間を要するという欠点があった。

この発明はこの欠点を解決するため１フレームを複数ブ
ロックに分割して各ブロック毎に独立に同期検索を行い
、かつ同期正常状態においても複数ブロックで予備的に
同期検索を行うことによって同期復帰時間を大幅に短縮
せしめるフレーム同期回路を提供するものである。

最初にこの発明の詳細な説明する。

この発明では１フレームを複数ブロックに分割して各ブ
ロックを同期検索の対象単位とし、各ブロック毎に独立
に同期検索を行い同期はずれ状態で最初に後方保護が終
了したいずれかのブロックのビット位置。

をフレーム同期パルス位置と決定する。

第２図にフレームと複数ブロックとの関係を示す。

フレームの分割はフレーム同期バタンか集中配置の場合
は第２図Ａに示すように１フレームはに個のブロックに
分割され、Ｋは２以上１フレーム長まで任。

意にとることができブロックの長さも任意である。

各ブロックの周期は１フレームである。

又フレーム同期バタンが１フレーム内に分散して配置さ
れている場合はフレームの分割は第２図Ｂに示すように
行う。

即ちフレーム同期バタンの分散数を１゜とすると一般に
分散の間隔は全て等しくとられるからフレームを１個の
サブフレームに分割し、サブフレームを第２図Ａの場合
と同様にに個のブロックに分けて各ブロックで独立に同
期検索を行う。

従って同一ブロックは１フレーム内でＩ箇所に分。

散する。

第２図Ｂの場合のＫは２以上１サブフレーム長まで任意
にとることができる。

次に各ブロックで行う同期復帰制御について述べる。

この発明は各ブロックで行われる同期復帰制御方式、即
ちバンチング方法や保護カウンタの構成法については何
ら制限を加えないが、時間的に離れている同一ブロック
の同期復帰制御に連続性を持たせるため、各ブロックの
同期復帰制御結果、即ち同期検索を行っているビットの
ブロック内の位置、後方保護の計数値、第２図Ｂの場合
はさらにサブフレームの位置（１〜Ｉ）を保持し、第２
図Ａの場合は１フレーム経過後、第２図Ｂの場合は１サ
ブフレーム経過後、同一ブロックに至ｉつた時上記の保
持内容に基づいて同期復帰制御を継続する。

なお第２図Ｂに示したようにフレーム同期バタンが分散
されている場合サブフレームの位置を示すデータがバタ
ン発生回路に与えられ、バタン発生回路はこのデータに
基づいてフレーム同期バタンを発生する。

このように各ブロックの同期復帰制御を継続させるため
にこの発明では同期はずれ状態においても、従来性われ
ていたようにフレームカウンタのタイミング位相を変化
させず以下のように各ブロックで同期検索を行っている
ビットの位置をメモリに保持し照合する。

即ち各ビットの位置はフレームカウンタの出力と対応す
るから、各ブロックではバンチングを行ってパダーン一
致を検出したら当該ビットに対するフレームカウンタの
出力をメモリに書き込み、第２図Ａの場合は１フレーム
経過後、第２図Ｂの場合は１サブフレーム経過後同一ブ
ロツクに至った時メモリの内容を読み出してフレームカ
ウンタの出力と照合し一致したビットから当該ブロック
の同期検索を継続させる。

なお後方保護の計数について各ブロック毎個別に後方保
護カウンタを設けても良いが、後方保護カウンタ１回路
をブロック間で時分割的に共通使用し後方保護の計数値
はメモリに保持することができる。

フレーム同期バタンか分散配置の場合のサブフレームの
位置についそもバタン発生回路１回路をブロック間で時
分割的に共通使用し、サブフレームの位置をメモリに保
持することができる。

このように各ブロックの同期復帰制御が時分割的に、か
つ同一ブロックでは連続的に行われるのでブロック数だ
け同期検索が多重に行われ最悪でも１ブロツク長の同期
復帰制御を行えばフレーム同期が復帰する。

又この発明では同期正常状態においても同期はずれ状態
においても同様に全ブロックで予備的に同期検索を行っ
ている。

即ち同期状態の如伺に拘らず複数のブロックで独立に同
期検索が行われるので同期はずれが生じた時前方保護が
終了する以前にすでに有効な同期検索が開始される。

次にこの発明の詳細な説明するが、以後の説明では同期
復帰方式は１ビット即時シフト方式、保護カウンタの構
成はリセットカウンタ方式としフレーム同期バタンは１
フレーム中１箇所に集中配置されているとする。

従ってフレームは第２図Ａに示したように分割する。

又１フレーム長はＮｆ、ブロック数はＫ、各ブロックの
ブロック長はＮｆ／にで全て等しく、前方保護及び後方
保護の計数段数は各々Ｍ、 、 Ｍ２としＮｆ、 Ｋ
、 Ｍ２は各々２進符号でｎ１＋に、ｍ２で表わす。

なおブロック長Ｎｆ／Ｋを２とした場合の実施例を説明
しその後ブロック長Ｎｆ／Ｋが１の場合の実施例につい
ても説明する。

第３図においてタイミング発生回路１４の構成は従来技
術の構成と殆んど変わらないが、各ブロックの最終ビッ
トの位置を表わすパルス１０を発生シする。

フレームカウンタの出力ｎｆビットの内置高位ビットか
らにビットはフレーム内のブロックの位置を表わし、残
りのｎ（ｋビットはブロック内のビットの位置を表わす
。

前者のにビットをブロックアドレス、後者のｎｆ ｋビ
ットをビットアト５レスと名付けると、両者は各々第３
図で１１．１２と表わされている。

次にバタン照合についてこの実施例では特にバタン発生
回路を設けずバタン照合回路１７はフレーム同期バタン
数を容量とするシフトレジスタで５構成し、そのシフト
レジスタに入力データ・２を直列に書き込み、毎ビット
バタン照合する。

毎ビットパタンの照合結果はバタン照合パルス１３で表
わされる。

前方保護回路の構成及び動作は従来技術と何ら３変らな
い。

アドレス保持メモリ２４は各ブロックの同期検索を行っ
ているビットの位置、即ち当該ビットに対するビットア
ドレス１２を保持するためのメモリであり、各々のブロ
ックに対してｎｆｋビットの容量を持ちアドレス入力に
はブロックアイドレス１１が与えられて各ブロック対応
のメモリセルが選択される。

デ′−ダ入力にはビットアドレス１２とブロックの最初
のビットの位置を表わすビットアドレスの両データが与
えられる。

ブロック最初のビットの位置を表わすビットアドレスは
入力端子２５から固定的に入力される。

なおメモリには読み書き可能な、いわゆるＲ、ＡＭを使
用し１ビツトの前半の０．５ビツトで読み出しを行い後
半の０．５ビツトで書き込みを行う。

アドレス照合回路２６はフレームカウンタからのビット
アドレス１２とアドレス保持メモリ２４からの読み出し
出力１４ととを照合する回路で両者が一致した時アドレ
ス一致パルス１５を発生する。

次ンに後方保護カウンタ１９と後方保護メモリ２７とは
連動して後方保護動作を行う。

後方保護カウンタ１９は一般のカウンタを用いても構成
できるが、前述のように１回路を各ブロックで時分割的
に使用するには全力ロ算器を用いた構成が適するのでこ
、の実施例は全加算器を用いて後方保護カウンタ１９を
構成する。

全加算器１９はｍ２ビツトでその被加算入力には後方保
護メモリ２７の読み出し出力１６が入力され、加算入力
には入力端子２８から１″が固定的に与えられ加算が行
われる。

後方保護メモリ２７は各ブロックの同期検索を行ってい
るビットの後方保護の計数値を保持するためのメモリで
あり、各々のブロックに対してｍ２ビツトの容量を持ち
アドレス入力にはブロックアドレス１１が与えられて各
ブロック対応のメモ１月セルが選択される。

データ入力には後方保護カウンタ１９の出力１１、即ち
この例では全加算器の加算出力と入力端子２９に固定的
に与えられている０″とが与えられる。

後方保護メモリ２７もアドレス保持メモリ２４と同様に
ＲＡＭを使用し、アドレス保持メモリ２４と同様な読み
出しと書き込みのタイミングが与えられる。

なお後述することからも分るように後方保護メモリ２７
の読み出し出力１６は０″からＭ２″までの値をとり、
後方保護カウンタ１９の出力１７は１″から” Ｍ２＋
１ ”までの値をとる。

匍制御回路３１は入力クロック１と、Ｓ−Ｒフリップフ
ロップ２１のＱ、出力８と、各ブロックの最終ビットの
位置を表わすパルス１０と、バタン照合パルス１３と、
後方保護メモリ２７の読み出し出力１６とが与えられ、
アドレス保持メモリ２４に対してデータの選択信号１８
と書き込みパルス１９とを与え、後方保護メモリ２７に
対してデータの選択信号２０と書き込みパルス２１とを
与える。

データの選択信号１８はビットアドレス１２と、ブロッ
クの最初のビットの位置を表わすビットアドレスとの内
どちらかを選択し、書き込みパルス１９が与えられた時
アドレス保持メモリ２４はその選択されたデータを書き
込む。

なおアドレス保持メモリ２４は毎ビット読み出しを行う
。

データの選択信号２０は後方保護カウンタ１９の出力１
１と固定的に与えられるデータ゛°０″との内どちらか
を選択し、書き込みパルス２１が与えられた時後方保護
メモリ２７はその選択されたデータを書き込む。

なお後方保護メモリ２７も毎ビット読み出しを行う。

又制御回路３１は同期はずれ状態から同期正常状態に変
化した時パルス２２を発生しタイミング発生回路１４の
フレームカウンタを初期設定しＳ−Ｒフリップフロップ
２１をリセットする。

第３図において制御回路３１は以下のようにアドレス保
持メモリ２４の書き込みを制御することにより１ビット
即時シフト方式と等価な・・ンチングが行われ、又後方
保護メモリ２７の書き込みを以下のように制御すること
によりリセットカウンタ方式と等価な後方保護が行われ
る。

第４図にアドレス保持メモリ２４の書き込みの制御、即
ち各ブロックのバンチング動作のフロー・チャートを示
す。

あるブロックに至ってブロックの最初のビットから毎ビ
ットアドレス照合とバタ。

ン照合とを行ってゆき、アドレス一致が検出されたビッ
トから以下のように当該ブロックのバンチングを開始す
る。

（４−１）アドレスが一致したビット以後、パタン一致
が検出された場合は最初にパタン一致が検出されたビッ
トに対するビット。

アドレス１２を選択してアドレス保持メモリ２４に書き
込み、当該ビットより後でバタン一致が検出されてもそ
のビットのビットアドレスは書き込まない。

これはアドレス一致ビットから最初にパタンか一致した
ビットまで１ビツトずつバンチングＪを行ったのと等価
である。

次のビット以後アドレス照合を行っても当該ブロックで
アドレスが一致することはないから上記のようにバンチ
ングを行うことはない。

（４−２）アドレスが一致したビット以後当該４ブロツ
クでパタン一致が一度も検出されない時は当該ブロック
の最後のビット位置でブロックの最初のビット位置を示
すビットアドレスを選択してアドレス保持メモリ２４に
書き込む。

この場合１フレーム経過後の同一ブロックではブロック
の最初のビットからバンチングを行う。

又（４−１） （４−２）共にアドレス一致ビットより
前のビットでアドレス保持メモリ２４に書き込みを行う
ことはない。

このようにアドレス保持メモリ２４の書き込みを制御す
るので各ブロックでは１ビット即時シフト方式によるバ
ンチングが等制約に行われる。

なお上述した・・ンチング動作は同期状態を問わず全ブ
ロックで行う。

・ 第５図に後方保護メモＩＪ ２７の書き込みの制御
、即ち後方保護動作とＳ−Ｒフリップフロップ２１のリ
セットとフレームカウンタの初期設定との動作フロー・
チャートを示す。

バンチング動作の場合と同様に各ブロックではアドレス
が一致したビットから以下のように制御を行う。

（５−１）アドレスが一致したビットでバタン不一致の
場合は当該ビットで後方保護メモリ２７に°０″を選択
して書き込む。

これは後方保護カウンタをリセットしたことと等しい。

アドレス一致ビットより後当該ブロックでパタン一致が
検出されなければ後方保護メモリ２７に書き込みを行わ
ない。

アドレス一致ビットより後当該ブロックでパタン一致が
検出されれば最初にパタン一致が横用されたビットで後
方保護メモリ２７に後方保護カウンタ１９の出力１７を
選択して書き込み他のビットでは書き込みを行わない。

この場合アドレス一致ビットでＯ”′が書き込まれてい
るのでアドレス一致ビットの直後のビットから最初にパ
タン一致が検出されるまでの後方保護カウンタ１９の出
力１１は１″であり１″が書き込まれる。

以上のように後方保護カウンタ１９の出力１７を選択し
て後方保護メモリ２７に書き込むことは後方保護の計数
を”１″だけ歩進することと等しい。

（５−２）アドレスが一致したビットでバタン一致の場
合で後方保護メモリ２７の読み出し出力１６の値がＭ２
より小であれば後方保護カウンタ１９の出力１１を後方
保護メモリ２７に書き込む。

即ち後方保護の計数を°゛１１パ歩進する。

なお後方保護メモリ２７の読み出し出力１６がＪ（〈Ｍ
２）であることは当該ビットの前フレームまでのパタン
一致の連続回数がＪ−１であったことを示す。

（５−３）アドレスが一致したビットでパタン一致の場
合で後方保護メモリ２７の読み出し出力１６かＭ２なら
ば後方保護メモリ２７の書き込みは行わず、この時同期
はずれ状態であればＳ−Ｒフリップフロップ２１をリセ
ットしフレームカウンタを初期設定する。

Ｓ−Ｒフリップフロップ２１のリセットについてこの発
明では同期正常状態において後方保護が終了しても当該
ビットをフレーム同期パルス位置とみなさず、同期はず
れ状態においてのみ同期復帰を確認してＳ−Ｒフリップ
フロップ２１をリセットする。

次にフレームカウンタの初期設定についてこの制御は同
期復帰制御と直接関係ないが、一般にディジタル通信装
置ではフレームカウンタの特定出力を以てフレーム同期
パルス位置とするためこの実施例もこれに習い同期復帰
が確認できたらフレームカウンタの初期設定を行う。

この実施例では以上のように後方保護動作及びそれに付
随する制御が行われる。

第５図のフロー・チャートについて捕捉すると左側の５
ＴＯＰはフレームカウンタの位相を変化させたため各ブ
ロックの位相も変化レフレームカウンタの初期設定前の
全て同期復帰制御が停止することを示す。

最後にブロック数ＫをＮｆと等しくとりブロック長を１
ビツトとした場合について説明する。

この場合はビットアドレスを保持、照合する必要がない
ので第３図でアドレス保持メモリ２４、入力端子２５、
アドレス照合回路２６が不要であり制御回路３１は第６
図に示すフロー・チャートで動作する。

第６図のフロー・チャートは第５図のフロー・チャート
の説明から容易に理解できるので説明を省略する。

なおこの発明の同期回路において前方保護について以下
のことが言える。

即ち符号誤りによってフレーム同期がはずれた場合擬似
的なフレーム同期バタンか発生しなければ後方保護はも
とのフレーム同期パルス位置で終了するが、実施例で説
明。

したように同期検索はフレームカウンタのタイミング位
相を変化させずに行うため同期はずれが生じ後方保護が
終了してフレームカウンタを初期設定しても同期はずれ
の原因が符号誤りであり、擬似的なフレーム同期バタン
か発生して後方保護が終了しなければフレームカウンタ
のタイミング位相は何ら変化することはなくフレーム同
期パルス位置も変化しない。

言い換えればこの発明では符号誤りのみが原因でフレー
ム同期がはずれることはなく、符号誤りが生じて同時に
擬似的なフレーム同期バタンか同一箇所でＭ２回連続し
て発生しなければ誤同期とならない。

一般にこのような事象が起る確率は十分小さいから前方
保護の段数Ｍ１は従来のものより小さくすることができ
る。

以上説明したようにこの発明では複数ブロックで独立に
同期検索するため同期復帰に要するシフト量は最大１ブ
ロツク長である。

一般に同期復帰時間はシフト量に比例するのでこの発明
によれば同期復帰時間が大幅に短縮できる利点がある。

又この発明では前方保護終了以前に有効な同期検索を開
始するので上述の効果をさらに高めることができる。

さらにこの発明では前方保護が終了してもフレームカウ
ンタのタイミング位相を変化させずに同期検索するため
単なる符号誤りによってフレーム同期がはずれることは
なく、前方保護の段数を小さくすることができるという
利点がある。

【図面の簡単な説明】

第１図は従来のフレーム同期回路を示すブロック構成図
、第２図はフレームの分割を説明する図、第３図はこの
発明のフレーム同期回路の実施例を示すブロック構成図
、第４図は第３図の実施例の各ブロックの・・ンチング
動作を説明する図、第５図は第３図の実施例の各ブロッ
クの後方保護動作を説明する図、第６図はこの説明のフ
レーム同期回路の第２の実施例の動作を説明する図であ
る。 １１・・・・・・クロックＡ力端子、１２・・・・・・
データ入力端子、１３・・・・・・出力端子、１４・・
・・・・タイミング発生回路、１６・・・・・・バタン
発生回路、１７・・・・・・バタン照合回路、１８・・
・・・・前方保護カウンタ、１９・・・・・・後方保護
カウンタ、２１・・・・・・Ｓ−Ｒフリラグフロップ、
２４・・・・・・アドレス保持メモリ、２６・・・・・
・アドレス照合回路、２７・・・・・・後方保護メモリ
、３１・・・・・・制御回路。

Claims (1)

【特許請求の範囲】
1. １ フレームカウンタの動作位相を変化させずに１フレ
   ームを複数のブロックに分割し、この分割された各ブロ
   ック毎にフレーム同期ビットを探索し、上記各ブロック
   毎のフレーム同期ビット探索位Ｒをメモリに保持し、次
   のフレームの同一ブロックにおいて上記メモリの内容を
   読み出してその結果に基づいて同一ブロックのフレーム
   同期ビット探索を継続し、同期はずれ状態において最も
   早く同期引込みを確認したいずれかのブロック内のフレ
   ーム同期ビット探索位置をフレーム同期ビットと決定し
   て上記フレームカウンタの動作位相を初期設定すること
   によりフレーム同期を確立するフレーム同期回路。