SU1651244A1 - Устройство дл определени временного положени центра импульсного сигнала - Google Patents

Description

Изобретение относитс  к импульсной технике и может быть использован дл  определени  временного положени  центра импульсного сигнала симметричной формы в случа х, когда возможен прием как полезного сигнала, так и прием смеси, состо щей из полезного сигнала и шума, (помехи).

Цель изобретени  - расширение класса обрабатываемых сигналов, за счет исключени  ограничени  на вид сигнала в св зи с тем, что не используетс  эталонный сигнал, а также возможности работы с сигналами в услови х воздействи  некоррелированных помех.

На фиг.1 представлена структурна  схема устройства на фиг.2 - функциональна  схема накопител  значений сигнала; на фиг.З - функциональна  схема синхронизатора , на фиг.4 - функциональна  схема коррел тора} на фиг.З - временные диаграммы, по сн ющие работу синхро.низатора.

Устройство (фиг. 1) содержит накопитель Т значений принимаемого сигнала , вход которого  вл етс  входом устройства, коррел тор 2, блок 3 поиска максимума, выход которого  вл етс  выходом устройства, синхронизатор 4 и счетчик 5 импульсов. Информационные входы коррел тора 2 соединены с соответствующими выходами накопител  1.

Накопитель 1 значений принимаемого сигнала содержит (фиг. 2) два формировател  6 и 7, М-2 первых элементов 8 задержки и М-1 вторых элементов 9 задержки, соединенных последовательно и подключенных соответственно к второму и первому выходам формировател . 6, М-1 элементов ИГО 10, первые входы которых объединены и подключены к первому выходу (А) синхронизатора 4 и  вл ютс  входом Сброс накопител , вторые входы соединены с входами соответствующих вторых элементов 9 задержки, элемент ИЛИ 11, первый вход которого подключен к выходу формировател  7, второй вход - к входу Сброс накопител , а третий вход - к выходу М элемента 9 задержки. Регистр сдвига, включающий М поразр дно соединенных между собой К-разр дных  чеек 12, причем вход первой  чейки  вл етс  информационным входом накопител . Вход записи первой  чейки 2 под0

5

ключей к второму выходу формировател  7, входы записи  чеек с второй по М-1 соответственно подключены к

выходам элементов 8 задержки с М-2 по первый, вход записи М  чейки 12М подключен к второму выходу формировател  6. Вход синхронизации первой  чейки 12 подключен к выходу эле0 мента ИЛИ 11, а  чеек 12 с второй по М-й соответственно соединены с выходами элементов ИЛИ 10 с М-1 по первый. Входы управлени   чеек 12 пбдключены к шине Лог. 1 13, а их

j выходы  вл ютс  выходами накопител . Вход формировател  7  вл етс  входом Запись накопител  и подключен к второму выходу синхронизатора 4, а выход формировател  6 подключен к третьему выходу синхронизатора 4 и  вл етс  входом Сдвиг регистра 1.

Синхронизатор 4 (фиг. 3) включает последовательно соединенные генератор 14 импульсов и элементы 15- 18 задержки, последовательно соединенные элементы 19 и 20 задержки, последовательно соединенные элемент 21 задержки, счетчик 22, выход которого подключен к ждущему генератору 23, входу элемента 21 задержки, инвертору 24 (элемент НЕ), последовательно соединенного с элементом И 25, второй вход которого подключен к выходу элемента 18 задержки. Выход ждущего генератора 23 подключен к входу элемента ИЛИ 26, входу элементов 19, 27 задержки, счетному входу второго счетчика 28 импульсов, вход сброса которого подключен к выходу элемента 29 задержки, вход которого (соединен с входом элемента И 30 и выходом инвертора 31, включенного последовательно с счетчиком 28 импульсов . Второй вход элемента И 30 подключен к выходу элемента 27 задержки , а выход - .к входу ждущего генератора 23.

Коррел тор (фиг. 4) включает М/2 умножителей 32, выходы которых подключены к входам сумматора 33, вход которого через элемент 34 задержки, подключен к входу синхронизации коррел тора , соединенному также с входами синхронизации умножителей, входы умножителей с 1 по М/2 соответст- 5 венно подключены к информационным входам с М по М/2 + 1, а их вторые входы - к информационным входам с 1 по М/2 соответственно.

0

5

0

5

0

Полный цикл работы устройства состоит из двух тактов: такт I - прием информации, такт II - обработка информации . Цикл работы устройства на- :::наетс  с выдачи импульса с выхода А синхронизатора 4 на вход Сброс регистра 1 и на вход сброса (обнуче- ни ) счетчика 5 импульсов. После приема импульса на вход Сброс регистра 1 в  чейки этого регистра с первой по М занос тс  К-разр дные двоичные слова, все разр ды слов рант нулю. Значени  кода на выходах с первого по М регистра соответствуют с швам,записанным в 1, 2, 3,..М  чейки этого регистра. Одновременно со сбросом регистра 1 происходит обнуление счетчика 5 импульсов. Через врем  t, пах Uc56E y в.с г«е t cЈ DPR врем  срабатывани  регистра по входу Сброс, СС8.С4 БРем  сброса счетчика 5 импульсов после выдачи импульса с выхода Л синхронизатора 4 происходит выдача сигнала с выхода В синхронизатора 4 на вход Запись регистра 1. При этом происходит прием в первую  чейку регистра К-рачр дного слова от информационного входа. Значение кода на выходе первой  чейки соответствует прин том спопу. На остальных выходах регистра 1 сохран ютс  прежние нулевые значени . Через врем  t после выдачи импульса с выхода В синхронизатора 4 (tyЈ: времени записи в регистр входного слова) с выхода С синхронизатора подаетс  сигнал на вход Сдвиг регистра 1. После получени  этого сигнала в М  чейку регистра записываетс  содержимое (М-1)  чейки, в (М-1)  чейку записываетс  содержимое (М-2)  чейки и т.д., во вторую  чейку записываетс  содержимое первой  чейки, котора  после этого обнул етс . Через врем  t$ после поступлени  сигнала на вход Сдвиг регистра 1 (t,§tc,B Rec. времени срабатывани  регистра 1,по входу Сдвиг) выдаетс  импульс на вход Запись регистра 1 с выхода В синхронизатора. Цикл работы устройства, состо щий из выдачи синхронизатором импульса на вход Запись регистра 1, приема информации в 1-ю  чейку регистра, выдачи синхронизатором импульса на вход Сдвиг регистра и сдвига (от  чейки к  чейке) информации в регистре 1, повтор етс  М/2 раз. После этого эта приема информации завершаетс . К

этому моменту значени .записанные в  чейки с второй по (М/2+1), соответствуют значени м входного сигнала в моменты времени с первого по М/2. В  чейки с (М/2+2) по М записаны слова «каждый разр д которых равен нули В первую  чейку также записано слово , все разр ды которого равны нулю. Через врем  t, после приема М/2

5

0

5

р„.

т-и

0 импульса на вход Сдвиг регистра синхронизатор формирует сигналы: с выхода С синхронизатора 4 на вход Сдвиг регистра 1 и с выхода F синхронизатора 4 на вход счетчика 5 импульсов . Через врем  max(t.,. всл, .ск двльц1

t.), где tc, - врем  срабатывани  счетчика 5 по счетному входу после выдачи сигнала с выхода F синхронизатора 4 происходит формирование синхронизатором с выхода F импульса на синхронизирующий S вход коррел тора, на выходе которого формируетс  значение Р, равное сумме произведений

р SL рп -рм-n-i У (D

m i где значение сигнала на первом

входе умножител J - значение сигнала на втором

входе умножител .

Это происходит следующим образом. С входа синхронизации сигнал поступает на входы умножителей 32, на информационные входы которых подаютс  коды с выходов регистра 1. При этом

5 на первом умножителе перемножаютс  числа, поданные на входы 1 и М коррел тора 2 (фиг. 4); на втором - числа поданные на входы 2 и (М-1) и т.д., на М/2 умножителе перемножаютс  чис0 ла, поданные на входы М/2 и (М/2+1) коррел тора 2. С выходоэ умножителей 32 произведени  подаютс  на входы сумматора 33. Через врем , необходимое дл  срабатывани  умножител  32s

5 после подачи синхронизирующего сигнала на вход коррел тора 2 этот сигнал поступит на вход синхронизации сумматора 33, на выходе которого будет сформировано значение функции

0 (1). Задержка подачи синхронизирующего сигнала на вход сумматора 33 обеспечиваетс  элементом 34 задержки. Через врем  Ц, большее времени формировани  значени  на выходе корре5 л тора 2 после поступлени  импульса на синхронизирующий вход после формировани  импульса с выхода Е синхронизатора 4 на выходе D формируетс  импульс на вход Y блока 3 поиска

максимума. Если значение выхода счетчика 5 импульсов равно (М/2 - 1),т.е. в такте обработки информации в регистре 1 выполнено (М/2-1) сдвигов информации, то на выходе блока, 3 поиска максимума будет сформировано то значение выхода счетчика импульсов , которое имело место в момент, когда на выходе коррел тора 2 было наибольшее за весь цикл работы устройства значение. Через врем  Ьсп (tf«и времени формировани  значени  на выходе блока 3 поиска максимума после подачи сигнала на вход Y блока 3) после выдачи импульса с выхода D синхронизатора 4 на выходе А синхронизатора 4 формируетс  импульс, подаваемый на вход Сброс регистра 1 и на вход обнулени  счетчика 5 импульсов . С этого момента начинаетс  , новый цикл работы устройства. Регистр 1 готов к приему информации.

Остановимс  подробнее на работе синхронизатора 4. Цикл работы синхронизатора 4, совпадающий с циклом работы устройства, начинаетс  с формировани  генератором 14 импульсов сигнала, который с выхода А синхронизатора 4 поступает на вход Сброс регистра t и сброса (обнулени ) счетчика 5 импульсов. Через врем  t (t. сигнал, сформированный генератором 14 поступает на выход В синхронизатора 4 и далее на вход Запись регистра 1. Задержка на врем  t обеспечиваетс  элементом 15 задержки через врем  t ( времени срабатывани  регистра по входу Запись) сигнал генератора 14 пос- тупает на выход С синхронизатора 4 через элемент ИЛИ 26 на вход Сдвиг регистра 1. Задержка на врем  t2 обеспечиваетс  элементом 16 задержки Через врем  te+tf (t, t R&f, ty - сумма времен срабатывани  счетчика 22 импульсов и элемента НЕ 24) после выдачи сигнала на выход С синхронизатора 4 сигнал генератора 14 чере элемент И 25 вновь поступает на вы- ход В синхронизатора 4 и вход элемента 16 задержки. Задержку на врем  ty+tf- обеспечивают элементы 17 и 18 задержки. Этап работы синхронизатора , состо щий в выдаче сигнала на выход В - задержке на врем  t - выдаче сигнала на выход С - задержке на врем  ta+tg- повтор етс  М/2 раз. (На диаграмме фиг.5 показан случай

0

5

0 5 0 5 о ,

М 8). В это врем  на выходе счетчика 22 импульсов сохран етс  лог.О следовательно на выходе элемента НЕ 24 и входе элемента И 25 поддерживаетс  лог. 1, что обеспечивает прохождение сигнала с выхода элемента 17 задержки через элемент 18 задержки и элемент И 25 к выходу В синхронизатора 4 и входу элемента 16 задержки . I

После поступлени  М/2 импульсов на вход счетчика 22 завершаетс  такт 1 работы синхронизатора 4. На выходе счетчика 22 по вл етс  лог. 1, на выходе элемента НЕ 24, входе элемента И 25 по вл етс  лог. О, что исключает в дальнейшем прохождение сигналов через элемент И 25 к выходу В синхронизатора 4. По фронту импульса на выходе счетчика 22 импульсов блоками 23, 27 - 31 формируетс  последовательность (М/2-1) импульсов, котора  поступит через элемент ИЛИ 26 на выход С синхронизатора 4 и на выход F синхронизатора 4 и далее с выхода С - на вход Сдвиг регистра 1 и с выхода F - на счетный вход счетчика импульсов 5. Передний фронт импульса с выхода счетчика 22 через врем  t-, необходимое дл  надежного срабатывани  генератора 23, поступит на вход Сброс счетчика 22, после чего произойдет его обнуление. Сигнал с выхода элемента 27 через врем  tf(, поступает на выход Е синхронизатора 4 и далее на синхронизирующий вход коррел тора 2. Задержка на врем  tc(, обеспечиваетс  элементом 19 задержки. Через врем  t;, необходимое дл  срабатывани  коррел тора 2, сигнал поступит на выход D синхронизатора 4 и далее на блок 3 поиска максимума.Задержка на врем  t обеспечиваетс  элементом 20 задержки. Блоки 23, 27- 31 формируют последовательность (М/2- -1) импульсов, интервал между которыми равен tcR+t -ftcnw, Где ttn|M- врем  срабатывани  блока 3 поиска максимума. Врем  задержки t выбираетс  так, чтобы при поступлении М/2 импульса на вход -счетчика 22 импульсов лог. О на входе элемента И 30 опережал М/2 импульс на другом входе этого элемента. Врем  задержки t выбираетс  таким образом, чтобы спад М/2 импульса на входе элемента И 30 опережал сброс счетчика 22.

Через врем  t,,, после выдачи

г

(М/2-1) импульса на выход D синхронизатора 4 завершаетс  второй такт работы синхронизатора 4, генератор импульсов 14 формирует новый сигнал на вход А синхронизатора, после чего начинаетс  новый цикл работы устройства .

Рассмотрим подробнее процесс на- коплени  и выдачи принимаемого сигнала в накопителе 1. Информационным входом  вл етс  вход А, предназна- |ченный дл  приема К-разр дного двоичного сигнала. Входы V,, С%, I  в- л ютс  управл ющими. Изменение информации в  чейке возможно только в случае , когда на сход V подан сигнал, соответствующий 1. Изменение информации происходит следующим образом . Если на вход 1 подана 1, то при подаче сигнала на вход С2, соответствующего 1, в  чейку будет записано число, поданное на вход А этой  чейки. Если на входе 1 - логи- ческин О, то при подаче сигнала на вход С, соответствующего логической единице, в  чейку будет записано число, каждый разр д которого равен нулю.

Формирователь 6 предназначен дл  того, чтобы при записи информации в  чейку 12 сигнал на вход С2 поступал тогда, когда на входе 1 установитс  значение 1.

В режиме Запись сигнал лог.1, поданный на вход Запись регистра 1, поступает на вход формировател  6. С его выходов сигналы поступают на входы 1 и С первой  чейки 12 , На входы V2 всех М  чеек подаетс  посто нно логическа  единица. Таким образом, при подаче сигнала Запись происходит прием в первую  чейку числа, поданного на информационный вход А регистра 1. Состо ние ос- тальных  чеек при этом не измен етс 

При подаче сигнала на вход Сброс накопител  1 этот сигнал через элементы ИЛИ 10 поступает на входы Cg всех  чеек 12. При этом на входе 1 каждой  чейки присутствует логический О. Следовательно, в каждую  чейку записано К-разр дное число, каждый разр д которого равен нулю.

При подаче на вход Сдвиг нако- пител  1 этот сигнал поступит на вход формировател  6. С второго выхода формировател  6 сигнал поступит на вход 1 М  чейки. С первого

0

0

5

5 0 5

0

выхода формировател  6 сигнал поступит через элемент ИЛИ 10 на вход С этой  чейки. Следовательно, в М-ю  чейку будет записано число поданное на вход А этой  чейки с иыхода М-1  чейки. Через врем , необходимое дл  надехсной записи информации в М  чейку, сигналы с выходов формировател  поступ т на входы 1 и С2 М-1  чейки (на вход С2 сигнал поступает через элемент ИЛИ 10) произойдет запись в М-й  чейку числа с выхода 11-2  чейки. Далее будет выполнена запись в Н-2  чейку с вы-.- хода М-3, Е М-3 с выхода М-4..., в третью с выхода второй, во вторую с выхода первой. Последовательное выполнение записи с выхода i- чейки в i+1 после того, как выполнена запись с выхода 141-й в i+2-ю (i 1,..., М-2) обеспечиваетс  элементами задержки в цеп х распространени  сигналов с выходов формировател  6. На вход 1 первой  чейки сигнал с второго выхода формировател  7 не поступает . Сигнал подаетс  только на вход С2 с первого выхода формировател  6 через элемент ИЛИ t1. Следовательно , в  чейку 1 будет записано К-раэ- р дное слово, каждый разр д которого равен нулю.

Claims (2)

1. Устройство дл  определени  временного положени  центра импульсного сигнала, содержащее накопитель, вход которого  вл етс  входом устройства, и коррел тор, отличающеес  тем, что, с целью расширени  класса принимаемых сигналов, введены синхронизатор, счетчик импульсов и блок поиска максимума , первые входы которого подключены к выходу коррел тора, при этом информационные входы коррел тора соединены с соответствующими выходами накопител , вход Сброс которого подключен к первому выходу синхронизатора и входу счетчика импульсов, вход Запись подключен к второму выходу, а вход Сдвиг - к третьему вы- выходу синхронизатора, четвертый выход которого подключен к второму входу блока поиска максимума, п тый выход - к входу синхронизации коррел тора , шестой выход - к входу сброса счетчика импульсов, выходы которого подключены к третьему входу блока

и

1651244

поиска максимума, выход которого  вл етс  выходом устройства.

2. Устройство поп.1, отли- чающеес  тем, что нако.пи- тель выполнен в виде регистра сд±:: га, включающего М последовательно соединенных К-разр дных  чеек, вход первой из которых  вл етс  информа- ционным входом накопител , двух формирователей , М-2 первых элементов задержки и М-1 вторых элементов задержки , соединенных последовательно и подключенных соответственно к первому и второму выходам первого формировател  М-1 элементов ИЛИ, первые входы которых объединены и подключены к входу Сброс накопител , а вторые входы соединены с входами соответст- вующих вторых элементов задержки, М элементов ИЛИ, первый вход которого подключен к выходу второго формировател , второй вход - к входу

12

Сброс накопител , а третий вход - к выходу М-1 вторых элементов задержки , вход записи первой  чейки регистра подключен к второму выходу второго формировател , входы записи  чеек регистра с второй по М-1 соответственно подключены к выходам первых элементов задержки с М-2 по первый, вход записи М-й  чейки подключен к второму выходу первого формировател , вход синхронизации первой  чейки подключен к выходу (М-1)-го элемента ИЛИ, а входы синхронизации  чеек - с второй по М соответственно соединены с выходами элементов ИЛИ с М-1 по первый, входы управлени   чеек регистра подключены к шине Логическа  единица, а их выходы  вл ютс  выходами накопител , вход второго фор- мировател   вл етс  входом Запись накопител , а вход первого формировател   вл етс  входом Сдвиг накопител  .

61

(Риг. 2

5М

ПИТО

4ЬЗЕ зпг

Ј Х0 вромчд э

7jie9i

э /

г

Vw

/«

/-W W

Г

8ых.дл.К

Вых.5л. 15 Вш.дл. 15

ВыхМП 8ш.$л. II

.Я ВыхМ2Ъ 8ых.дл. 18

8шШ5 Вых.бл.13 Вых. 8л. 19 8ых.$л. 20