JPH02216930A - 中継線フレームフォーマット設定方式 - Google Patents

中継線フレームフォーマット設定方式

Info

Publication number
JPH02216930A
JPH02216930A JP3746989A JP3746989A JPH02216930A JP H02216930 A JPH02216930 A JP H02216930A JP 3746989 A JP3746989 A JP 3746989A JP 3746989 A JP3746989 A JP 3746989A JP H02216930 A JPH02216930 A JP H02216930A
Authority
JP
Japan
Prior art keywords
circuit
frame format
trunk line
transmission speed
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3746989A
Other languages
English (en)
Inventor
Katsumi Yabuuchi
薮内 勝美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3746989A priority Critical patent/JPH02216930A/ja
Publication of JPH02216930A publication Critical patent/JPH02216930A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は中継線フレームフォーマット設定方式〔従来の
技術〕 従来、この種の交換装置において複数種類のフレームフ
ォーマットの中継線を収容する際は中継線フレームフォ
ーマット毎に中継線インタフェ−スを有していた。
第2図は従来の中継線フレームフォーマット設定方式の
一例を示すブロック図で、11.〜1nはフレームフォ
ーマットの異なる中継線、21゜〜2nはクロック抽出
回路、81.〜8nはクロック発生回路、91.〜9n
は同期信号発生回路、41.〜4nはフレーム同期回路
であり、n種類の異なるフレームフォーマット毎に中継
線インタフェースを構成している。クロック抽出回路2
1.〜2nにて抽出した中継線クロック101.〜Io
nと、クロック発生回路81.〜8nが発生するフレー
ムフォーマット毎の内部クロック801.〜80nを受
信することにより、同期信号発生回路91.〜9nは同
期化信号701、〜70nを発生させる。フレーム同期
回路41.〜4nは同期化信号701.〜70nを受信
して中継線31.〜3nのフレーム同期を行い中継[5
1,〜5nに出力する。
〔発明が解決しようとする課題〕
上述した従来の中継線フレームフォーマット設定方式に
おいては、保守者が交換装置に種類の異なるフレームフ
ォーマットの中継線を収容する際、中継線フレームフォ
ーマットの種類毎に交換装置に中継線インタフェースを
有していたので、交換装置の回路構成が大となる欠点が
ある9〔課題を解決するための手段〕 本発明の中継線フレームフォーマット設定方式は、−本
の中継線インタフェース上に複数種類のフレームフォー
マットの中継線を収容する交換装置において、前記中継
線の信号から中継線クロックを抽出するクロック抽出回
路と、前記交換装置の内部クロックを発生させるクロッ
ク発生回路と、前記中継線クロックから中継線の伝送速
度を識別する伝送速度検出回路と、前記伝送速度に対応
したフレームフォーマットを選択して同期化信号を発生
させるフレームフォーマット選択回路と、前記同期化信
号によりフレーム同期を行うフレーム同期回路とを備え
、前記交換装置に中継線を収容したとき前記伝送速度検
出回路にて識別した伝送速度により前記フレームフォー
マット選択回路にて前記中継線のフレームフォーマット
を自動的に設定することを特徴とする。
〔実施例〕
次に、本発明について第1図を参照して説明する。
第1図は本発明の中継線フレームフォーマット設定方式
の一実施例を示すブロック図である。
本実施例は中継線1から中継線クロック100を抽出す
るクロック抽出回路2と、交換装置の内部クロック80
1.〜80nを発生させるクロック発生回路81.〜8
nと、中継線クロック100から中継線の伝送速度を識
別して伝送速度信号600を出力する伝送速度検出回路
6と、伝送速度信号600からその伝送速度に対応した
フレームフォーマットを選択して内部クロック801、
〜80nと中継線クロック100とから同期化信号70
0を発生させるフレームフォーマット選択回路7と、同
期化信号700により中継線3のフレーム同期を行うフ
レーム同期回路4とを備えている。
続いて本実施例の動作について説明する。
クロック抽出回路2は中継線1の信号から中継線クロッ
ク100を抽出して伝送速度検出回路6とフレームフォ
ーマット選択回路7へ送出する。
伝送速度検出回路7は中継線クロック100から伝送速
度を識別し、伝送速度信号600をフレームフォーマッ
ト選択回路7へ送出する。フレームフォーマット選択回
路7は伝送速度に対応したフレームフォーマットを選択
して内部クロック801、〜80nと中継線クロック1
00から同期化信号700を発生させてフレーム同期回
路4へ送出する。フレーム同期回路4は同期化信号70
0により中継線3のフレーム同期を行った中継線5へ出
力する。このように本実施例ではフレームフォーマット
選択回路7によって中継線の伝送速度に対応してフレー
ムフォーマットを自動的に設定する。
〔発明の効果〕
以上説明したように本発明は、交換装置が収容した中継
線のフレームフォーマットを自動的に設定するため、中
継線フレームフォーマット毎に中継線インタフェースを
必要とにしないので、交換装置の回路構成を小とするこ
とができる効果がある。
【図面の簡単な説明】
第1図は本発明の中継線フレームフォーマット設定方式
の一実施例を示すブロック図、第2図は従来の中継線フ
レームフォーマット設定方式の−例を示すブロック図で
ある。 1.11,1n、3,31,3n、5,51゜5n・・
・中継線、2,21,2n・・・クロック抽出回路、4
,41.4n・・・フレーム同期回路、6・・・伝送速
度検出回路、7・・・フレームフォーマット選択回路、
81.8n・・・クロック発生回路、91゜9 n ・
・・同期信号発生回路、100,101.1On・・・
中継線クロック、600・・・伝送速度信号、700.
701.7On・・・同期化信号、801゜80n・・
・内部クロック。

Claims (1)

    【特許請求の範囲】
  1.  一本の中継線インタフェース上に複数種類のフレーム
    フォーマットの中継線を収容する交換装置において、前
    記中継線の信号から中継線クロックを抽出するクロック
    抽出回路と、前記交換装置の内部クロックを発生させる
    クロック発生回路と、前記中継線クロックから中継線の
    伝送速度を識別する伝送速度検出回路と、前記伝送速度
    に対応したフレームフォーマットを選択して同期化信号
    を発生させるフレームフォーマット選択回路と、前記同
    期化信号によりフレーム同期を行うフレーム同期回路と
    を備え、前記交換装置に中継線を収容したとき前記伝送
    速度検出回路にて識別した伝送速度により前記フレーム
    フォーマット選択回路にて前記中継線のフレームフォー
    マットを自動的に設定することを特徴とする中継線フレ
    ームフォーマット設定方式。
JP3746989A 1989-02-16 1989-02-16 中継線フレームフォーマット設定方式 Pending JPH02216930A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3746989A JPH02216930A (ja) 1989-02-16 1989-02-16 中継線フレームフォーマット設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3746989A JPH02216930A (ja) 1989-02-16 1989-02-16 中継線フレームフォーマット設定方式

Publications (1)

Publication Number Publication Date
JPH02216930A true JPH02216930A (ja) 1990-08-29

Family

ID=12498389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3746989A Pending JPH02216930A (ja) 1989-02-16 1989-02-16 中継線フレームフォーマット設定方式

Country Status (1)

Country Link
JP (1) JPH02216930A (ja)

Similar Documents

Publication Publication Date Title
JPH02216930A (ja) 中継線フレームフォーマット設定方式
JP2893495B2 (ja) フレーム同期位置移動回路
JP2000241459A (ja) 波形記録装置
JP2605051B2 (ja) 通信装置
JPS6326136A (ja) デ−タ信号変換方式
JP2973682B2 (ja) シリアルビット抽出回路
JP2868356B2 (ja) 疎結合システム情報採取方式
JPH01185050A (ja) 信号処理回路
JPS6333094A (ja) ダイヤルパルス送信制御方式
JPH0239651A (ja) 伝送速度変換回路
JPH0348979U (ja)
JP2758747B2 (ja) ディジタル回線終端装置
JPS61173291A (ja) ス−パ−インポ−ズ装置
JPS622744A (ja) 伝送制御回路
JPH0319536A (ja) シリアル信号分離回路
KR920014297A (ko) 전자교환기의 신호단말 그룹 버스 삼중화 신호 감시회로
SU1541613A1 (ru) Устройство дл задани тестов
JP3411197B2 (ja) 回線終端装置
JPH02147969U (ja)
JPS62122440A (ja) デ−タ伝送方式
JPH05145530A (ja) デジタル受信装置
JPS61252784A (ja) 画像伝送装置
JPS6227584B2 (ja)
JPS6047541A (ja) ディジタル制御装置試験方式
JPH02309741A (ja) ネットワークシステムのトラフィックデータの収集方式