JPH02118800A - 警報検出回路 - Google Patents

警報検出回路

Info

Publication number
JPH02118800A
JPH02118800A JP27185988A JP27185988A JPH02118800A JP H02118800 A JPH02118800 A JP H02118800A JP 27185988 A JP27185988 A JP 27185988A JP 27185988 A JP27185988 A JP 27185988A JP H02118800 A JPH02118800 A JP H02118800A
Authority
JP
Japan
Prior art keywords
alarm
serial
alarm information
output
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27185988A
Other languages
English (en)
Inventor
Hiroshi Morimura
森村 洋
Fumihiko Kimura
文彦 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Miyagi Ltd
Original Assignee
NEC Corp
NEC Miyagi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Miyagi Ltd filed Critical NEC Corp
Priority to JP27185988A priority Critical patent/JPH02118800A/ja
Publication of JPH02118800A publication Critical patent/JPH02118800A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Alarm Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、障害を時分割多重化しシリアルアラーム情報
として送出するシステム複数台と、それらを監視する監
視部を有する装置において、各システムから監視部へ送
出されるシリアルアラーム情報を処理して警報を検出す
る警報検出回路に関〔従来の技術〕 第3図に示すように、障害を時分割多重化しシリアルア
ラーム情報として送出するシステム複数台Sl、S2.
S3.  ・・・と、それらを監視する監視部Mを有す
る装置において、監視部Mは、アラーム情報が時分割多
重化されたシリアルアラーム情報を処理して警報検出を
行い、どのアラームに障害が起きてもシステム毎に警報
処理を行う構成となっている。
このような監視部Mを備える従来の警報検出回路のブロ
ック図を第4図に示す。この警報検出回路は、シリアル
/パラレル変換回路(S/P)3”と、フリップフロッ
プ(FF)4と、NAND回路5とから構成されている
このような警報検出回路において、シリアル/パラレル
変換回路3にシリアルアラーム情報50が人力されると
、これらアラーム情報は、シリアル/パラレル変換回路
3でアラーム情報別にパラレルアラーム情報60に分け
られ、フリノプフ口ップ(FF)4でリタイミングをと
り、パラレルのまま出カフ0を送出する。フリップフロ
ップ4の出カフ0はNAND回路5へ入力され、NAN
D回路ではパラレルアラーム情報のNANDをとる結果
、どの障害が検出されても警報出力80を出力する。
〔発明が解決しようとする課題〕
上述した従来の警報検出回路では、各システムから送出
されるシリアルアラーム情報をパラレルアラーム情報に
展開し、リタイミング後、NANDをとるといった回路
が必要であり、回路規模が大きくなる欠点がある。
本発明の目的は、このような欠点を除去し、回路を簡略
化できる警報検出回路を提供することにある。
〔課題を解決するための手段〕
本発明は、時分割多重化されたシリアルアラーム情報か
ら警報を検出する警報検出回路において、シリアルアラ
ーム情報の送出間隔以上の周期を有するクロックでセッ
トまたはりセントされ、シリアルアラーム情報の立ち下
がりでリセットまたはセットされる第1のフリップフロ
ップと、この第1のフリップフロップの出力を警報出力
として保持する第2のフリップフロップとを備えたこと
を特徴としている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は、本発明の一実施例を示すブロック図である。
本実施例の警報検出回路は、時分割多重化されたシリア
ルアラーム情報をシリアルアラームのまま警報検出する
フリップフロップ1と、フリップフロップ1の出力を保
持するフリップフロップ2とを備えている。
このような構成の警報検出回路において、クリップフロ
ップ1のリセット端子Rにはシリアルアラーム情報10
を人力し、クロック端子CLKにはクロック20を入力
する。クロック20の周期は、シリアルアラーム情報1
0の送出周期以上でなければならない。しかし、シリア
ルアラーム情報10に同期する必要がないため装置内の
適当なパルスを流用できる。また、フリップフロップ1
のデータ端子りには常時ハイレベルの信号を人力する。
フリップフロップ2のデータ端子りにフリップフロップ
1の出力30を入力し、クロック端子CLKにはクロッ
ク20を入力する。出力端子Qからは警報出力40を送
出する。
次に、本実施例の動作を第2図のタイムチャートをも参
照しながら説明する。
第2図(a)は1つのシステムからのシリアルアラーム
情報のフォーマントを示しており、アラーム情報ALM
1.ALM2.ALM3.  ・・・が時分割多重化さ
れている。第2図(b)はALM1警報時のシリアルア
ラーム情報10の波形を示し、第2図(c)はクロック
20の波形を示し、第2図(d)はフリップフロップ1
の出力30の波形を示し、第2図(e)は警報出力40
の波形を示している。
第2図(a)に示すシリアルアラーム情報のタイムチャ
ート上のA部分はシステムが正常状態にある場合を、シ
リアルアラーム情報のB部分はシステムが異常状態にあ
りアラーム情報ALMIが障害警報状態にある場合を示
している。すなわち、A部分ではシリアルアラーム情報
10はハイのデータとなっており、Bの部分ではALM
Iに対応する信号部分がロウとなっている。
システムの正常状態時には、シリアルアラーム情報10
はハイであるから、フリップフロップ1はクロック20
の立ち上がりでセットされ、出力30はハイを出力する
。フリップフロップ1の出力30はフリップフロップ2
のデータ端子りに入力され、クロック20の立ち上がり
で読み込まれ、ハイの警報出力40として保持される。
警報出力40がハイの場合は、障害がない、すなわち警
報が発せられていないことを示している。
システムの異常状態時には、前述したようにシリアルア
ラーム情報のALMIに対応する信号部分はロウのデー
タとなっており、ロウとなった時点でフリップフロップ
1はリセット状態となり、出力30はロウを出力する。
クリップフロップ1の出力30はフリップフロップ2の
データ端子りに人力されフリップフロップ1の伝達遅延
時間t□を利用しクロック20の立ち上がりでフリップ
フロップ1の出力30の変化点以前のロウのデータを読
み込み、警報出力40としてロウの警報状態を保持する
。ロウの警報出力によりシリアルアラームが異常状態に
あることがわかる。
以上の実施例では、フリップフロップ1はクロック20
でセットされ、シリアルアラーム情報の立ち下がりでリ
セットさせているが、フリップフロップ1はクロック2
0でリセットし、シリアルアラーム情報の立ち下がりで
セットするようにしてもよい。
〔発明の効果〕
以上説明したように本発明は、時分割多重化されたシリ
アルアラーム情報で送出されるアラーム情報を、パラレ
ルに変換することなくシリアルのまま警報検出を行うこ
とで、回路を簡略化できる効果がある。
【図面の簡単な説明】
第1図は、本発明の警報検出回路の一実施例のブロック
図、 第2図は、第1図の警報検出回路の動作を説明するため
のタイムチャート、 第3図は、複数台のシステムおよび監視部を示すブロッ
ク図、 第4図は、従来の警報検出回路のブロック図である。 ■、 2゜ 3 ・ ・ ・ 5 ・ ・ ・ to、50・ 20・ ・ ・ 30.70・ 40.80・ 60・ ・ ・

Claims (1)

    【特許請求の範囲】
  1. (1)時分割多重化されたシリアルアラーム情報から警
    報を検出する警報検出回路において、シリアルアラーム
    情報の送出間隔以上の周期を有するクロックでセットま
    たはリセットされ、シリアルアラーム情報の立ち下がり
    でリセットまたはセットされる第1のフリップフロップ
    と、この第1のフリップフロップの出力を警報出力とし
    て保持する第2のフリップフロップとを備えたことを特
    徴とする警報検出回路。
JP27185988A 1988-10-27 1988-10-27 警報検出回路 Pending JPH02118800A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27185988A JPH02118800A (ja) 1988-10-27 1988-10-27 警報検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27185988A JPH02118800A (ja) 1988-10-27 1988-10-27 警報検出回路

Publications (1)

Publication Number Publication Date
JPH02118800A true JPH02118800A (ja) 1990-05-07

Family

ID=17505883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27185988A Pending JPH02118800A (ja) 1988-10-27 1988-10-27 警報検出回路

Country Status (1)

Country Link
JP (1) JPH02118800A (ja)

Similar Documents

Publication Publication Date Title
US4920535A (en) Demultiplexer system
US3893617A (en) Failure detecting system for devices employing digital parallel-to-series converters
JPH02118800A (ja) 警報検出回路
JPS60199247A (ja) フレ−ムの同期方式
AU639731B2 (en) A flywheel circuit
JPH0710047B2 (ja) 零連誤り検出回路
JP2751831B2 (ja) クロック出力監視方法及びクロック出力監視回路
JP2516256B2 (ja) 障害検出方式
SU1355971A1 (ru) Устройство дл синхронизации приема асинхронных сигналов
JPS60134550A (ja) 時分割多重ハイウエイの障害検出方式
SU1003064A1 (ru) Устройство дл обмена информацией
SU575783A1 (ru) Устройство дл ввода дополнительных комбинаций в телеграфные сообщени
SU993456A1 (ru) Устройство дл синхронизации
JP2526491B2 (ja) 多重化装置
JPH04275733A (ja) チャネルアラーム検出装置
JPS61101139A (ja) シンク検出装置
JPH02222235A (ja) スタッフ多重変換装置の監視装置
JPS6177438A (ja) バツフア回路の動作監視方式
JPH03158031A (ja) 多重伝送システム
JPS62117431A (ja) サイクリツクデ−タ伝送方式
JPH10150352A (ja) クロック出力監視方法及びクロック出力監視回路
JPH02228835A (ja) アラーム出力回路
JPH02107023A (ja) シリアルインターフエース回路
JPH0595387A (ja) 回線監視回路
JPS63151237A (ja) フレ−ム同期保護回路