JPH04275733A - チャネルアラーム検出装置 - Google Patents
チャネルアラーム検出装置Info
- Publication number
- JPH04275733A JPH04275733A JP3719191A JP3719191A JPH04275733A JP H04275733 A JPH04275733 A JP H04275733A JP 3719191 A JP3719191 A JP 3719191A JP 3719191 A JP3719191 A JP 3719191A JP H04275733 A JPH04275733 A JP H04275733A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- channel alarm
- alarm signals
- time
- detection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 title claims description 12
- 230000005540 biological transmission Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、時分割多重伝送方式に
より時間系列的に配される各フレーム内に、同様に時間
系列的に配される複数個のチャネルに対するチャネルア
ラーム信号の個数を検出するチャネルアラーム検出装置
に関するものである。
より時間系列的に配される各フレーム内に、同様に時間
系列的に配される複数個のチャネルに対するチャネルア
ラーム信号の個数を検出するチャネルアラーム検出装置
に関するものである。
【０００２】近年、企業間においては通信費用の削減お
よび信頼性向上の要求が高まっていることから、時分割
多重伝送においては伝送回線側の伝送回線を監視し、チ
ャネル事故が所定個数を超えるような場合には伝送回線
障害と認識して伝送回線を迂回する必要性がある。
よび信頼性向上の要求が高まっていることから、時分割
多重伝送においては伝送回線側の伝送回線を監視し、チ
ャネル事故が所定個数を超えるような場合には伝送回線
障害と認識して伝送回線を迂回する必要性がある。
【０００３】
【従来の技術】従来、各フレーム内に時間系列的に配さ
れる複数個のチャネルに対するチャネルアラーム信号の
個数の検出、言い換えればチャネル事故の個数の検出は
、中央処理装置（ＣＰＵ）が所定プログラムによる手順
シーケンスにしたがってチャネル単位毎にチャネルアラ
ーム信号の存否を確認することにもとづいてチャネルア
ラーム信号の個数を計数することで行っている。
れる複数個のチャネルに対するチャネルアラーム信号の
個数の検出、言い換えればチャネル事故の個数の検出は
、中央処理装置（ＣＰＵ）が所定プログラムによる手順
シーケンスにしたがってチャネル単位毎にチャネルアラ
ーム信号の存否を確認することにもとづいてチャネルア
ラーム信号の個数を計数することで行っている。
【０００４】
【発明が解決しようとする課題】しかしながら、前述さ
れたものにおいては、チャネル単位毎にチャネルアラー
ム信号の存否を確認しながらチャネルアラーム信号の個
数を得ていることから、チャネルの個数が例えば１００
， ２００と多くなるとチャネルアラーム信号の個数の
検出に時間を要するようになり、伝送回線に障害が発生
してもその伝送回線障害を認識して伝送回線を迂回する
のに長時間がかかるという問題点がある。
れたものにおいては、チャネル単位毎にチャネルアラー
ム信号の存否を確認しながらチャネルアラーム信号の個
数を得ていることから、チャネルの個数が例えば１００
， ２００と多くなるとチャネルアラーム信号の個数の
検出に時間を要するようになり、伝送回線に障害が発生
してもその伝送回線障害を認識して伝送回線を迂回する
のに長時間がかかるという問題点がある。
【０００５】本発明は、このような問題点を解消するこ
とを目的として、チャネルの個数が多くなってもチャネ
ルアラーム信号の個数を短時間に得ることができ、伝送
回線の障害時に短時間で伝送回線を迂回することができ
るチャネルアラーム検出装置を提供しようとするもので
ある。
とを目的として、チャネルの個数が多くなってもチャネ
ルアラーム信号の個数を短時間に得ることができ、伝送
回線の障害時に短時間で伝送回線を迂回することができ
るチャネルアラーム検出装置を提供しようとするもので
ある。
【０００６】
【課題を解決するための手段】本発明によるチャネルア
ラーム検出装置は、前述された目的を達成するために、
図１の発明原理ブロック図に示されているように、時分
割多重伝送方式により時間系列的に配される各フレーム
内に、同様に時間系列的に配される複数個のチャネルに
対するチャネルアラーム信号の個数を検出するチャネル
アラーム検出装置において、（ａ）１個のフレーム内に
チャネルに対応して時間系列的に発生するチャネルアラ
ーム信号の個数を計数する計数手段（１） および（ｂ
）この計数手段（１） により計数されたチャネルアラ
ーム信号の個数値を一時記憶する記憶手段（２）を具え
る構成を特徴とするものである。
ラーム検出装置は、前述された目的を達成するために、
図１の発明原理ブロック図に示されているように、時分
割多重伝送方式により時間系列的に配される各フレーム
内に、同様に時間系列的に配される複数個のチャネルに
対するチャネルアラーム信号の個数を検出するチャネル
アラーム検出装置において、（ａ）１個のフレーム内に
チャネルに対応して時間系列的に発生するチャネルアラ
ーム信号の個数を計数する計数手段（１） および（ｂ
）この計数手段（１） により計数されたチャネルアラ
ーム信号の個数値を一時記憶する記憶手段（２）を具え
る構成を特徴とするものである。
【０００７】
【作用】計数手段（１） によって１個のフレーム内に
チャネルに対応して時間系列的に発生するチャネルアラ
ーム信号の個数が計数され、この計数されたチャネルア
ラーム信号の個数値は記憶手段（２） に一時記憶され
る。この一時記憶されるチャネルアラーム信号の個数値
は中央処理装置（ＣＰＵ）またはマイクロプロセッサ等
に読込まれる。
チャネルに対応して時間系列的に発生するチャネルアラ
ーム信号の個数が計数され、この計数されたチャネルア
ラーム信号の個数値は記憶手段（２） に一時記憶され
る。この一時記憶されるチャネルアラーム信号の個数値
は中央処理装置（ＣＰＵ）またはマイクロプロセッサ等
に読込まれる。
【０００８】
【実施例】次に、本発明によるチャネルアラーム検出装
置の具体的一実施例につき、図面を参照しつつ説明する
。
置の具体的一実施例につき、図面を参照しつつ説明する
。
【０００９】図２において、２個のＯＲ回路１１，１２
および１個のＡＮＤ回路１３より成る３入力２出力の
全加算器から構成される加算回路１４の２出力である和
Ｓおよび桁上げＣは、Ｄ型フリップフロップ回路から構
成されるデータクリヤ回路１５の各Ｄ端子に与えられる
。このデータクリヤ回路１５はチャネルクロック信号Ｃ
ＨＣＬＫの立上がりで和Ｓおよび桁上げＣを読込むとと
もに、各フレームの始めに位置するカウントクリヤ信号
ＣＮＴＣＬＲの立上がりでクリヤされて“０，０”の状
態にされる。なお、データクリヤ回路１５の２個のＱ出
力、言い換えれば和Ｓおよび桁上げＣと、更にはチャネ
ルアラーム信号とによって加算回路１４の３入力が構成
されている。したがって、加算回路１４およびデータク
リヤ回路１５は、カウントクリヤ信号ＣＮＴＣＬＲ間、
言い換えれば１個のフレーム内においてチャネルクロッ
ク信号ＣＨＣＬＫにもとづき各チャネルにおけるチャネ
ルアラーム信号の存否を確認してチャネルアラーム信号
の個数を計数しているのである。
および１個のＡＮＤ回路１３より成る３入力２出力の
全加算器から構成される加算回路１４の２出力である和
Ｓおよび桁上げＣは、Ｄ型フリップフロップ回路から構
成されるデータクリヤ回路１５の各Ｄ端子に与えられる
。このデータクリヤ回路１５はチャネルクロック信号Ｃ
ＨＣＬＫの立上がりで和Ｓおよび桁上げＣを読込むとと
もに、各フレームの始めに位置するカウントクリヤ信号
ＣＮＴＣＬＲの立上がりでクリヤされて“０，０”の状
態にされる。なお、データクリヤ回路１５の２個のＱ出
力、言い換えれば和Ｓおよび桁上げＣと、更にはチャネ
ルアラーム信号とによって加算回路１４の３入力が構成
されている。したがって、加算回路１４およびデータク
リヤ回路１５は、カウントクリヤ信号ＣＮＴＣＬＲ間、
言い換えれば１個のフレーム内においてチャネルクロッ
ク信号ＣＨＣＬＫにもとづき各チャネルにおけるチャネ
ルアラーム信号の存否を確認してチャネルアラーム信号
の個数を計数しているのである。
【００１０】また、データクリヤ回路１５の２個のＱ出
力は、同様にＤ型フリップフロップ回路から構成される
データラッチ回路１６の各Ｄ端子に与えられる。このデ
ータラッチ回路１６は、フレームクロック信号ＦＬＭＣ
ＬＫの立上がりで、言い換えれば１個のフレーム内のチ
ャネルアラーム信号の計数後にデータクリヤ回路１５の
２個のＱ出力が読込まれる。なお、データラッチ回路１
６の２個のＱ出力、言い換えればチャネルアラーム信号
の計数値が図示されない中央処理装置（ＣＰＵ）および
マイクロプロセッサ等に読込まれ、これら中央処理装置
（ＣＰＵ）等においてフレーム毎のチャネルアラーム信
号の計数値が確認される。このチャネルアラーム信号の
計数値が所定個数を超えるような場合には、伝送回線が
迂回されるようになる。
力は、同様にＤ型フリップフロップ回路から構成される
データラッチ回路１６の各Ｄ端子に与えられる。このデ
ータラッチ回路１６は、フレームクロック信号ＦＬＭＣ
ＬＫの立上がりで、言い換えれば１個のフレーム内のチ
ャネルアラーム信号の計数後にデータクリヤ回路１５の
２個のＱ出力が読込まれる。なお、データラッチ回路１
６の２個のＱ出力、言い換えればチャネルアラーム信号
の計数値が図示されない中央処理装置（ＣＰＵ）および
マイクロプロセッサ等に読込まれ、これら中央処理装置
（ＣＰＵ）等においてフレーム毎のチャネルアラーム信
号の計数値が確認される。このチャネルアラーム信号の
計数値が所定個数を超えるような場合には、伝送回線が
迂回されるようになる。
【００１１】ところで、前述のブロック回路の動作をタ
イミングチャート図で表わすと図３に示されている通り
である。なお、各チャネルアラームアドレスが個々のチ
ャネルのアドレスを表わしているとともに、チャネルア
ラームアドレスにおける０チャネルからｎチャネルまで
のｎ＋１個のチャネルによって１個のフレームが構成さ
れている。また、図３に示されている各波形、計数値等
ａ，ｂ，ｃ，・・・は図２に示されているブロック回路
の各部に付されている符号ａ，ｂ，ｃ，・・・における
各波形、計数値等を表わしているとともに、図３に示さ
れている矢印は信号等の動きを表わしている。
イミングチャート図で表わすと図３に示されている通り
である。なお、各チャネルアラームアドレスが個々のチ
ャネルのアドレスを表わしているとともに、チャネルア
ラームアドレスにおける０チャネルからｎチャネルまで
のｎ＋１個のチャネルによって１個のフレームが構成さ
れている。また、図３に示されている各波形、計数値等
ａ，ｂ，ｃ，・・・は図２に示されているブロック回路
の各部に付されている符号ａ，ｂ，ｃ，・・・における
各波形、計数値等を表わしているとともに、図３に示さ
れている矢印は信号等の動きを表わしている。
【００１２】要するに、各フレームにおいて０チャネル
からｎチャネルまで順次にチャネル毎に、チャネルアラ
ーム信号ａが存する場合には“１”を加算するようにし
て１個のフレーム内のチャネルアラーム信号ａを計数し
、この計数された計数値を出力値ｇとして次フレームの
期間において出力するのである。
からｎチャネルまで順次にチャネル毎に、チャネルアラ
ーム信号ａが存する場合には“１”を加算するようにし
て１個のフレーム内のチャネルアラーム信号ａを計数し
、この計数された計数値を出力値ｇとして次フレームの
期間において出力するのである。
【００１３】本発明における計数手段１が本実施例にお
ける加算回路１４およびデータクリヤ回路１５に対応し
ているとともに、本発明における記憶手段２がデータラ
ッチ回路１６に対応している。
ける加算回路１４およびデータクリヤ回路１５に対応し
ているとともに、本発明における記憶手段２がデータラ
ッチ回路１６に対応している。
【００１４】
【発明の効果】以上に説明したように、本発明によれば
、複数個のチャネルに対するチャネルアラーム信号の個
数を所定プログラムによる手順シーケンスを用いること
なく短時間に得ることができ、伝送回線の障害時に短時
間で伝送回線を迂回することができて、伝送系の信頼性
向上に寄与する。また、ファームウエアの負荷軽減も図
れる。
、複数個のチャネルに対するチャネルアラーム信号の個
数を所定プログラムによる手順シーケンスを用いること
なく短時間に得ることができ、伝送回線の障害時に短時
間で伝送回線を迂回することができて、伝送系の信頼性
向上に寄与する。また、ファームウエアの負荷軽減も図
れる。
【図１】本発明によるチャネルアラーム検出装置の原理
構成を説明するための発明原理ブロック図である。
構成を説明するための発明原理ブロック図である。
【図２】本発明によるチャネルアラーム検出装置の具体
的実施例のブロック回路図である。
的実施例のブロック回路図である。
【図３】図２において説明したブロック回路の動作のタ
イミングチャート図である。
イミングチャート図である。
１ 計数手段
２ 記憶手段
１１，１２ ＯＲ回路
１３ ＡＮＤ回路
１４ 加算回路
１５ データクリヤ回路
１６ データラッチ回路
Claims (1)
- 【請求項１】 時分割多重伝送方式により時間系列的
に配される各フレーム内に、同様に時間系列的に配され
る複数個のチャネルに対するチャネルアラーム信号の個
数を検出するチャネルアラーム検出装置において、（ａ
）１個のフレーム内にチャネルに対応して時間系列的に
発生するチャネルアラーム信号の個数を計数する計数手
段（１） および（ｂ）この計数手段（１） により計
数されたチャネルアラーム信号の個数値を一時記憶する
記憶手段（２）を具えることを特徴とするチャネルアラ
ーム検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3719191A JPH04275733A (ja) | 1991-03-04 | 1991-03-04 | チャネルアラーム検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3719191A JPH04275733A (ja) | 1991-03-04 | 1991-03-04 | チャネルアラーム検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04275733A true JPH04275733A (ja) | 1992-10-01 |
Family
ID=12490684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3719191A Withdrawn JPH04275733A (ja) | 1991-03-04 | 1991-03-04 | チャネルアラーム検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04275733A (ja) |
-
1991
- 1991-03-04 JP JP3719191A patent/JPH04275733A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4342112A (en) | Error checking circuit | |
| JPH04275733A (ja) | チャネルアラーム検出装置 | |
| JP2980304B2 (ja) | クロック障害検出回路 | |
| JP3095407B2 (ja) | 多重分離装置 | |
| JP2949945B2 (ja) | 伝送路切替回路 | |
| JP2531372B2 (ja) | 故障検出回路 | |
| JP3016280B2 (ja) | 装置内監視方式 | |
| JPS62216048A (ja) | プロセツサの暴走検出方式 | |
| JPS6380340A (ja) | 障害検出装置 | |
| SU1741143A2 (ru) | Устройство дл подключени абонентов к вычислительной машине | |
| JP2526516B2 (ja) | 障害監視方式 | |
| SU598078A1 (ru) | Устройство дл блокировки информации | |
| JPS63215139A (ja) | 平衡複流相互接続回線における信号障害検出方式 | |
| KR930007474B1 (ko) | 전전자 교환기의 d-버스 장애 노드 어드레스 감지회로 | |
| JPH02118800A (ja) | 警報検出回路 | |
| SU1499489A1 (ru) | Счетное устройство с контролем | |
| JPH08172687A (ja) | クロックの異常検出回路 | |
| JPS5945304B2 (ja) | 二線式通信装置における回線障害検出方式 | |
| JPH03132110A (ja) | タイマ故障検出回路 | |
| JPH0454042A (ja) | 送出信号管理方式 | |
| JPH05308348A (ja) | 伝送処理システムにおける誤り監視装置 | |
| JPH04284540A (ja) | データチェック回路 | |
| JPH01305797A (ja) | 信号伝送装置 | |
| JPH03189837A (ja) | 障害通知方法 | |
| JPH03229555A (ja) | 障害通知信号検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |