JPH02107023A - シリアルインターフエース回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ディジタル多重無線装置の回線切替装置と回線監視制御
装置の間の制御線を直列信号で送受信する場合等の入力
の並列信号を直列信号に変換する並列／直列変換器の変
換出力を一本の線路へ送出するシリアルインターフェー
ス回路に関し、シリアルインターフェース回路の並列−
直列変換器へ標準電圧を供給する電源の断時にその供給
電圧の低下の過渡時間帯に変換出力の不確定が生じて後
段回路に悪影響を与える事の無いようにする事を目的と
し、 並列−直列変換器の入力の並列データを個別に遅延させ
る遅延回路と該遅延回路の出力と電源と無関係な一定電
圧ｖｃを切替えて出力する出力制御器と該並列−直列変
換器に供給する電源電圧が或る値ＶＬＣゎ、以下になっ
た時を検出する検出回路とを設は該並列−直列変換器へ
標準電圧を供給する電源が断となった時に該検出回路の
検出出力により出力制御器を駆動して一定時間のあと同
時に一定電圧ＶＣが並列に並列−直列変換器へ入力され
直列の変換出力が確定して一本の線路へ送出されるよう
に構成する。

〔産業上の利用分野〕

本発明はディジタル多重無線装置の回線切替装置の並列
出力と回線監視制御装置の並列入力の間の制御線を直列
信号で送受信する場合等の入力の並列信号を直列信号に
変換して一本の線路へ出力するシリアルインターフェー
ス回路に係り、特にシリアルインターフェース回路へ供
給する標準電圧の電源の供給断時における並列−直列変
換器の変換動作に関する。

シリアルインターフェース回路の並列−直列変換器の変
換動作としては、供給される標準電圧の電源の断に伴う
供給電圧の低下の過渡時間帯に変換出力の不確定が生じ
て後段回路へ悪影響を与えない事が望まれている。

〔従来の技術〕

従来のシリアルインターフェース回路は、第４図のブロ
ック図に示す如く、送信側インタフェースＴ　ＩＮＴ　
１０の並列−直列変換器Ｐ／Ｓにて入力の並列データＤ
ｉ、〜Ｄｉ、を、該並列−直列変換器Ｐ／Ｓへ電源５０
から標準電圧を供給することにより直列信号Ｓに変換し
、変換出力の直列信号Ｓを一本の制御線２０により受信
側インタフェースＲＴＮＴ　３０の直列−並列変換器Ｓ
／Ｐへ送出し、該直列−並列変換器Ｓ／Ｐにて、逆の変
換動作により、入力の直列信号Ｓを並列データＤｏ、〜
Ｄｏ、に変換して並列出力する構成になっている。

〔発明が解決しようとする課題〕

従来のシリアルインターフェース回路は、−ｈ記の如く
、送信側インタフェースＴ　ＩＮＴ　１０の並列直列変
換器Ｐ／Ｓへ電源５０から標準電圧Ｖを供給することに
より、入力の並列データＤｉ、〜Ｄｉｎを直列信号Ｓに
符号形式を変換し、その変換出力の直列信号Ｓを−・本
の制御線２０により受信側インタフェースＲＩＮＴ　３
０の直列−並列変換器Ｓ／Ｐへ伝送しているが、送信側
インタフェース１０の並列−直列変換器Ｐ／Ｓにてその
電源５０の断により標準電圧の供給電圧が低下し完全断
に至る低下の過渡時間帯の変換出力の直列データＳが不
確定となり、入力側の回線切替装置１００が不要な回線
切替をしたり、出力側の回線監視制御装置２００が誤っ
た監視警報ＡＬＭを発生するなどの悪影響を与えて不都
合であるという問題があった。

本発明はこのシリアルインターフェース回路の並列−直
列変換器Ｐ／Ｓに標準電圧を供給する電源の切断時に供
給電圧の低下から完全断に至る過渡時間帯の直列変換出
力Ｓが不確定となる問題を解決することを課題とする。

〔課題を解決するための手段〕

この課題は、第１図に示す如く、並列−直列変換器１０
の入ノコの並列データＤｉ、〜Ｄｉｆｉを個別に遅延さ
せる遅延回路１と該遅延回路１の出力と電源５０と無関
係な一定電圧Ｖ。を制御信号により切替えて出力する出
力制御器２と該並列−直列変換器１０に電源５０から供
給する電圧Ｖが或る値Ｖ　Ｌ　ＣＩＩＴ以下になった時
を検出する検出回路３とを設け、該並列−直列変換器１
０へ標準電圧Ｖを供給する電源５０が断となった時に該
検出回路３の検出出力ｄにより出力制御器２を制御して
一定時間τのあと同時に出力制御器２の一定電圧ｖｃが
並列に並列直列変換器へ入力されその直列の変換出力が
確定して一本の線路へ送出されるように構成する本発明
によって解決される。

本発明のシリアルインターフェース回路の構成を示す第
１図の原理図において、 １０は、並列データＤｉ、〜Ｄｉ、、を入力（２７、電
源５０から標準電圧Ｖを供給されることにより直列デー
タＳに符号変換して出力する並列−直列変換器である。

２０は、並列−直列変換器１０の変換出力の直列デ−タ
Ｓを伝送する一本の線路である。

５０は、並列−直列変換器１０へ標準電圧Ｖを供給する
電源である。

１は、並列−直列変換器１０へ入力する並列データＤｉ
、〜Ｄｉアを個別に遅延させ並列−直列変換器１０への
入力時を揃えた各並列出力Ｄｉ＋　’〜Ｄｉ　。

を送出する遅延回路である。

２は、遅延回路１の出力と電源５０と無関係な一定電圧
ｖｃを制御信号により切替えて出力する出力制御器であ
る。

３は、並列−直列変換器１０へ供給される供給電圧が或
る値ＶＬ　ＣＬＩＴ以下になった時を検出する検出回路
である。

そして電ｔＡ５０の切断時に検出回路３により並列直列
変換器ＩＯへの供給電圧が或る値ｖ、　ＣＵＴ以下にな
った時を検出し、その検出信号ｄにより出力制御器２を
制御して切断開始の一定時間τのあと同時に出力制御器
２の一定電圧ＶＣが並列に並列−直列変換器１０へ入力
されるように構成する。

〔作用〕

遅延回路１は、並列−直列変換器ｌＯへ入力する並列デ
ータＤｉ、〜Ｄｉ、、を個別に遅延させ並列−直列変換
器１０への入力時を揃えた各並列出力Ｄｉ。

〜Ｄｉ、　　’を出力制御器２を介して並列−直列変換
器１０へ入力する。

出力制御器２は、電源５０の正常時は、遅延回路１から
の各並列出力Ｄｉ、　　’〜Ｄｉｎ＋を並列−直列変換
器１０へ送出するが、電源５０の切断時は、検出回路２
の検出信号ｄにより制御され電源５０と無関係な一定電
圧Ｖｃを並列に並列−直列変換器１０へ送出する。

検出回路３は、並列−直列変換器１０へ標準電圧Ｖを供
給する電源５０の切断時に、供給電圧が標準電圧Ｖから
一定時間τだけ低下し或る値ｖ　ｔｃｕ□以下になった
時を検出して検出信号ｄを発生し出力制御器２へ送出す
る。

並列−直列変換器１０は、電源５０の正常時は遅延回路
１の出力の各並列出力Ｄｉｌ　　’〜Ｄｉ、Ｊを出力制
御器２を介して入力し、電源５０から供給される標準電
圧Ｖにより直列データＳに変換して線路２０へ出力する
が、電源５０の切断時は一定時間でのあと出力制御器２
の電源５０と無関係な一定電圧ｖｃを並列に入力し直列
変換する。

従って本発明のシリアルインターフェース回路は、並列
−直列変換器１０へ電源５０から正常の標準電圧Ｖが供
給されている時は遅延回路１の出力の各並列出力Ｄｉｌ
　　〜Ｄｉ。′を符号変換して正常の直列信号を線路２
０へ出力するので問題は無いし、電源５０の切断時は、
一定時間τのあと出力制御器２の電源５０と無関係な一
定電圧Ｖｃを並列入力して直列変換するので、入力デー
タＤｉｌ〜Ｄｉ、の変換出力は得られないが直列変換出
力の乱れは起こらず、従って後段回路への悪影響は無い
ので問題は解決される。

〔実施例〕

第２図は本発明の実施例のシリアルインターフェース回
路の構成を示すブロック図であり、第３図はその動作を
説明するための電源断時の供給電圧の特性図である。

第２図において、遅延回路１は、送信側インタフェース
の並列−直列変換器１０へ入力する回線切替装置１００
からの４個の並列データＤｉ、〜Ｄｉｎを個別に時間τ
１〜τ４だけ遅延させて出力側？ＩＩ器２へ出力し、出
力制御器２からの各並列出力Ｄｉ〜Ｄｉ４　　’の並列
−直列変換器１０への人力時を揃える。

出力制御器２は２対１のスイッチ２１と電源５０と無関
係なアース電位Ｖ、を付与するアース付与器２２で構成
され、電源５０の正常時は、遅延回路１からの各並列出
力Ｄｉ１　　’〜Ｄｉ４’を出力制御器２のスイッチ２
１の片端を介して並列−直列変換器１０へ送出するが、
電源５０の切断時は、検出回路２の検出信号ｄにより制
御されアース付与器２２の発生ずるアース電位Ｖ、をス
イッチ２１の他端を介して並列に並列−直列変換器１０
へ入力する。

検出回路３は第３図の特性図における一定電圧Ｖ　’Ｌ
ＣＵＴを参照電圧とする比較器で構成され、並列直列変
換器１０へ標準電圧Ｖｓを供給する電源５０の切ｏ　時
に、供給電圧が標準電圧Ｖｓが一定時間、たけ低下して
上記の参照電圧Ｖ　ＬＣＩＩＴ以下になった時を検出し
て検出信号ｄを発生し出力制御器２へ送出する。

並列−直列変換器ｌｏは４段のシフトレジスタで構成さ
れ、電源５０の正常時は遅延回路Ｉの出力の各並列出力
Ｄｉ、　　’〜Ｄｉ４１を出力制御器２を介して入力し
、電源５０から供給される標準電圧Ｖｓにより直列デー
タＳに変換して線路２ｏへ出力するが、電源５０の切断
時は一定の短時間τのあと検出回路３の検出信号ｄによ
り、出力制御器２のアース付与器２２の発生するアース
電位Ｖ、を並列に入力するので変換出力は無い。線路２
ｏの受信側では同じ４段のシフトレジスタで構成された
直列−並列変換器３０により、通常時は並列データＤｏ
、　”Ｄｏ、に変換して回線監視制御装置２００へ並列
出力するが、電源５０の断時には何も出力しない。

従って第２図の本発明の実施例のシリアルインターフェ
ース回路は、送信側の並列−直列変換器１０へ電源５０
から正常の標準電圧Ｖが供給されている時は、遅延回路
１の出力の各並列出力ＤｉＩ’〜Ｄｉｎ　　’を直列変
換して正常の直列信号を線路２０へ出力するので問題は
無いし、電＃５０の切断時は、短時間τのあと出力制御
器２のアース電位ＶＥを入力するので変換出力は何も無
く正常な入力データＤ１１〜Ｄｉｓの変換出力は得られ
ないが、変換出力の乱れは起こらず、従って後段回路の
直列−並列変換器３０や回線監視制御装置２００の回路
への悪影響は無いので問題は無い。

〔発明の効果〕

以上説明した如く、本発明によれば、シリアルインター
フェース回路の並列−直列変換器において、その標準電
圧を供給する電源の故障などによる切断時に供給電圧の
低下から完全断に至る過渡時間帯の直列変換出力データ
の不確定が除去されるので、ディジタル多重無線装置の
回線切替装置と回線監視制御装置の間に本発明のシリア
ルインターフェース回路を適用すれば、回線切替装置の
不要な回線切替や回線監視制御装置の誤った監視警＋Ｆ
Ｊ、　Ａ　Ｌ　Ｍ等の発生を防止し、ディジタル多重無
線装置の回線品質を向上して高信重頁度の回線とする効
果が得られる。

【図面の簡単な説明】

第１図は本発明のシリアルインターフェース回路の構成
を示す原理図、 第２図は本発明の実施例のシリアルインターフェース回
路の構成を示すブロック関、 第３図は本発明の実施例の動作を説明するための並列−
直列変換器の電源断時の供給電圧の特性図、 第４図は従来のシリアルインターフェース回路のブロッ
ク図である。 図において、 １は遅延回路、２は出力制御器、３は検出回路、１０は
並列−直列変換器、２０は線路、５０は電源であ伝鯰茅
五 Ｖ ′；４−横？、−１３月の９でろやとイダリの雀カ）下
を３Ｓとソ月げヱシ「二めの」ｋ万’Ｊ４−＋７弓変Ａ
丞器の童１蘭臀吟の騎Ｊ会・翌斥のｒト１生阻キ θ （茶 ６日

Claims (1)

1. 【特許請求の範囲】 電源（５０）から標準電圧（Ｖ）の供給を受けて入力の
   並列データを直列データに変換する並列−直列変換器（
   １０）の変換出力を一本の線路（２０）へ送出するシリ
   アルインターフェース回路において、該並列−直列変換
   器（１０）の入力の並列データ（Ｄｉ＿１〜Ｄｉ＿ｎ）
   を個別に遅延させる遅延回路（１）と、該遅延回路（１
   ）の出力と該電源（５０）と無関係な一定電圧（Ｖ＿ｃ
   ）を切替えて出力する出力制御器（２）と、該並列−直
   列変換器（１０）に供給される電源電圧が或る値（Ｖ＿
   Ｌ＿Ｃ＿Ｕ＿Ｔ）以下になった時を検出する検出回路（
   ３）とを設け、 該並列−直列変換器（１０）へ標準電圧を供給する電源
   （５０）が断となった時に該検出回路（３）の検出信号
   （ｄ）により出力制御器（２）を駆動して一定時間のあ
   と同時に一定電圧（Ｖ＿ｃ）が並列に並列−直列変換器
   （１０）へ入力され直列の変換出力が確定して一本の線
   路（２０）へ送出されることを特徴としたシリアルイン
   ターフェース回路。