SU1541613A1

SU1541613A1 - Устройство дл задани тестов

Info

Publication number: SU1541613A1
Application number: SU864190297A
Authority: SU
Inventors: Сергей Владимирович Суворов
Original assignee: Всесоюзный Проектно-Конструкторский Институт Технологии Электротехнического Производства
Priority date: 1986-11-10
Filing date: 1986-11-10
Publication date: 1990-02-07

Abstract

Изобретение относитс к области автоматики и вычислительной техники и используетс дл задани тестов. Цель изобретени - расширение функциональных возможностей за счет имитации динамического режима работы ЭВМ. Устройство содержит генератор 1 импульсов, коммутатор 2, счетчик 3 импульсов, блок 4 пам ти, блок 5 задани начального кода, блок 6 синхронизации, блок 7 индикации. В устройстве увеличено количество проверочных тестов и значительно сокращено врем проверок внешних устройств ЭВМ. 1 ил.

Description

Изобретение относитс к автомати- КР и вычислительной технике и может быть использовано дл задани тестов.

Цель изобретени - расширение функ циональных возможностей за счет имитации динамического режима работы ЭВМ.

На чертеже показана схема предлагаемого устройства.

Устройство содержит генератор 1 импульсов, коммутатор 2, счетчик 3 импульсов, блок 4 пам ти, блок 5 задани начального кода, -блок 6 синхронизации и блок 7 индикации.

Устройство работает следующим об- разом.

С генератора 1 импульсов импульсы с частотой, определ емой блоком 5 задани начального кода, поступают на коммутатор 2, с которого импульсы поступают на блок 6 синхронизации с внешнего устройства дл формировани запроса приема символа, который выставлен на выходе блока 4 пам ти в виде восьмибитного кода, который отобра жаетс в шестнадцатиричной форме блоком 7 индикации. От внешнего устройства поступает сигнал подтверждени о приеме кода в блок 6 синхронизации, выполненный на D-триггере. Этот сиг- нал через коммутатор 2 снимает сигнал запроса, чем дает возможность формировани нового цикла синхронизации. Бльк 5 задани начального кода определ ет режимы работы всего устоой ства набором переключателей, включенных в него. Возможны следующие режимы: выбор скорости обмена; ручной и автономный запуск цикла; режим работы счетчика импульсов (посто нное сое- тонкие или +1р) выбор адреса блока пам ти в шаговом режиме; начальна установка; выбор количества символов на одну строку.

С коммутатора 2 сигнал подтвержде- ни приема кода приходит на счетчик 3 импульсов дл выполнени функции изменени адреса блока 4. При ручном наборе адреса блока 4 сигнал подтверждени отключаетс от счетчика 3 импульсов и набор адреса производитс блоком Ь задани начального кода.

Сброс счетчика импульсов производитс в трех случа х: в момент вклю-

Q Q

0

чени , при выборе начальной установки и при выборе формата строки.

Claims

Формула изобретени

Устройство дл задани тестов, содержащее генератор импульсов, блок задани начального кода, счетчик импульсов , причем выход генератора импульсов соединен со стробирующим входом коммутатора, группа информационных входов которого соединена с группой выходов блока задани начального кода, вход пуска устройства соединен с входом пуска генератора импульсов, отличающеес тем, что, с целью расширени функциональных возможностей за счет имитации динамического режима работы ЭВМ, устройство содержит блок пам ти и блок,синхронизации , причем группа информационных входов коммутатора соединена с второй группой выходов блока задани начального кода, первый выход коммутатора соединен со счетным входом счетчика, группа разр дных выходов которого соединена с адресными входами блока пам ти , группа выходов которого соединена с группой информационных выходов устройства, выход блока пам ти соединен с входом разрешени блока задани начального кода, второй выход коммутатора соединен с входом синхронизации блока синхронизации, первый выход которого соединен с управл ющим входом коммутатора, второй выход блока синхронизации соединен с выходом синхронизации устройства, вход ответа устройства соединен с входом сброса блока синхронизации, причем блок синхронизации содержит D-триггер и элементы разв зки, вход синхронизации блока синхронизации соединен с С-входом D-тпиггера, вход сброса которого через первый элемент разв зки соединен с шиной нулевого потенциала, а через второй элемент разв зки - с первым выходом блока синхронизации и с входом сброса блока синхрониза- иии, D-вход D-трчггера соединен с шиной единичного потенциала, выход D- триггера вл етс вторым выходом блока синхронизации.