JPH02272667A - 入出力信号処理方式 - Google Patents
入出力信号処理方式Info
- Publication number
- JPH02272667A JPH02272667A JP9473489A JP9473489A JPH02272667A JP H02272667 A JPH02272667 A JP H02272667A JP 9473489 A JP9473489 A JP 9473489A JP 9473489 A JP9473489 A JP 9473489A JP H02272667 A JPH02272667 A JP H02272667A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- output
- interface
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 claims description 5
- 238000012905 input function Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は入出力制御装置に関し、特に人出力信号処理方
式に関する。
式に関する。
従来、入出力制御装置では、人出力信号は入出力制御装
置個別に、入出力信号回路を開発設計することにより実
現するのが普通であった。
置個別に、入出力信号回路を開発設計することにより実
現するのが普通であった。
第２図は従来の入出力制御装置における入出力信号処理
方式の例である。
方式の例である。
従来の入出力制御装置は第２図で示すように。
入出力信号処理ハードウェア１．出力信号レジスタ回路
２．出力信号ドライバ回路１６．入力信号レジスタ回路
５．入力信号レシーバ回路１７から構成されている。
２．出力信号ドライバ回路１６．入力信号レジスタ回路
５．入力信号レシーバ回路１７から構成されている。
出力信号の処理は次のように行われる。
入出力信号処理ハードウェア１から出力信号レジスタイ
ンタフェース９′により出力信号レジスタ回路２に受信
され、出力レジスタ制御信号８を入出力信号処理ハード
ウェア１から受信し、出力レジスタインタフェース１０
の状態を次に出力レジスタ制御信号８が動作するまで保
持する。また、この出力信号レジスタ回路２は、受信し
た信号を出力レジスタインタフェース１０で発信する。
ンタフェース９′により出力信号レジスタ回路２に受信
され、出力レジスタ制御信号８を入出力信号処理ハード
ウェア１から受信し、出力レジスタインタフェース１０
の状態を次に出力レジスタ制御信号８が動作するまで保
持する。また、この出力信号レジスタ回路２は、受信し
た信号を出力レジスタインタフェース１０で発信する。
出力信号ドライバ回路１６は出力レジスタインタフェー
ス１０で信号を受け、出力信号インタフェース１８に信
号を発信し、出力信号の処理は完了する。
ス１０で信号を受け、出力信号インタフェース１８に信
号を発信し、出力信号の処理は完了する。
次に入力信号の処理について説明する。
入力信号インタフェース１９からの信号は入力信号レシ
ーバ回路１７に受信される。入力信号を受信した入力信
号レシーバ回路１７は受信した入力信号に基づき、入力
信号レジスタインタフェース１４で発信する。入力信号
レジスタ回路５は、入力信号レジスタインタフェース１
４から受信した信号を、入出力信号処理ハードウェア１
からの入力レジスタ制御信号１５が動作することにより
保持する。また、入力信号レジスタ回路５は、入力信号
レジスタインタフェース１４の状態を次に入力レジスタ
制御信号１５が動作するまで保持する。さらに、この入
力信号レジスタ回路５は入力レジスタインタフェース１
３で受信した信号に基づき信号を発信する。
ーバ回路１７に受信される。入力信号を受信した入力信
号レシーバ回路１７は受信した入力信号に基づき、入力
信号レジスタインタフェース１４で発信する。入力信号
レジスタ回路５は、入力信号レジスタインタフェース１
４から受信した信号を、入出力信号処理ハードウェア１
からの入力レジスタ制御信号１５が動作することにより
保持する。また、入力信号レジスタ回路５は、入力信号
レジスタインタフェース１４の状態を次に入力レジスタ
制御信号１５が動作するまで保持する。さらに、この入
力信号レジスタ回路５は入力レジスタインタフェース１
３で受信した信号に基づき信号を発信する。
入出力信号処理ハードウェア１は入力レジスタインタフ
ェース１３で信号を受け、入力信号の処理は完了する。
ェース１３で信号を受け、入力信号の処理は完了する。
このように出力信号処理、入力信号処理が各々固定され
ており、入出力信号処理に拡張性のないものとなってい
た。
ており、入出力信号処理に拡張性のないものとなってい
た。
上述した従来の入出力制御方式では、入出力信号により
、入出力信号インタフェースの設計と、接続する入出力
制御装置種別に必要な全ての要件を満足するように制御
される必要があり、入出力信号インタフェースの拡張性
に欠け、品質の良い設計製造は困難な作業となる等の欠
点があった。
、入出力信号インタフェースの設計と、接続する入出力
制御装置種別に必要な全ての要件を満足するように制御
される必要があり、入出力信号インタフェースの拡張性
に欠け、品質の良い設計製造は困難な作業となる等の欠
点があった。
本発明の目的は前記課題を解決した入出力信号処理方式
を提供することにある。
を提供することにある。
前記目的を達成するため、本発明に係る入出力信号処理
方式は、入出力信号処理ハードウェアと。
方式は、入出力信号処理ハードウェアと。
入出力信号を入力で用いるか、又は出力で用いるかを切
替制御する入出力切替制御レジスタ回路と、出力信号を
一時貯える出力信号レジスタ回路と、入力、出力の切替
が可能な機能を有する入出力信号回路と、入力信号を一
時貯える入力信号レジスタ回路とを有するものである。
替制御する入出力切替制御レジスタ回路と、出力信号を
一時貯える出力信号レジスタ回路と、入力、出力の切替
が可能な機能を有する入出力信号回路と、入力信号を一
時貯える入力信号レジスタ回路とを有するものである。
次に、本発明の実施例を図面を参照して説明する。
第１図は本発明による入出力制御装置の一実施例を示す
回路ブロック図である。第１図において、入出力信号処
理ハードウェア１からの切替制御信号６は入出力切替制
御レジスタ回路３の制御信号として接続される。入出力
信号処理ハードウェア１からの切替制御インタフェース
７は、入出力切替制御レジスタ回路３のデータとして接
続される。
回路ブロック図である。第１図において、入出力信号処
理ハードウェア１からの切替制御信号６は入出力切替制
御レジスタ回路３の制御信号として接続される。入出力
信号処理ハードウェア１からの切替制御インタフェース
７は、入出力切替制御レジスタ回路３のデータとして接
続される。
入出力信号処理ハードウェア１からの出力レジスタ制御
信号８は、出力信号レジスタ回路２の制御信号として接
続される。入出力信号処理ハードウェア１からの出力レ
ジスタインタフェース１０は、出力信号レジスタ回路２
のデータとして接続される。出力信号レジスタ回路２か
らの出力信号レジスタインタフェース１１は入出力信号
回路４の入出力切替機能を出力状態にしたときのデータ
として入出力信号回路４に接続される。入出力切替制御
レジスタ回路３からの入出力切替制御インタフェース９
は、切替制御インタフェース７のデータに基づき、切替
制御信号６で確定し、入出力信号回路４へ接続され入力
機能の動作又は、出力機能の動作をする。
信号８は、出力信号レジスタ回路２の制御信号として接
続される。入出力信号処理ハードウェア１からの出力レ
ジスタインタフェース１０は、出力信号レジスタ回路２
のデータとして接続される。出力信号レジスタ回路２か
らの出力信号レジスタインタフェース１１は入出力信号
回路４の入出力切替機能を出力状態にしたときのデータ
として入出力信号回路４に接続される。入出力切替制御
レジスタ回路３からの入出力切替制御インタフェース９
は、切替制御インタフェース７のデータに基づき、切替
制御信号６で確定し、入出力信号回路４へ接続され入力
機能の動作又は、出力機能の動作をする。
入出力信号回路４からの入出力信号インタフェース１２
は信号の入力又は出力のラインとして準備される。入出
力信号回路４からの入力信号レジスタインタフェース１
４は、入出力信号回路４の入出力切替機能を入力状態に
したときの入力信号レジスタ回路５のデータとして接続
される。入力信号レジスタ回路５からの入力レジスタイ
ンタフェース１３は、入出力信号処理ハードウェア１の
入力データとして接続される。入出力信号処理ハードウ
ェア１からの入力レジスタ制御信号１５は、入力信号レ
ジスタ回路５の制御信号として接続される。
は信号の入力又は出力のラインとして準備される。入出
力信号回路４からの入力信号レジスタインタフェース１
４は、入出力信号回路４の入出力切替機能を入力状態に
したときの入力信号レジスタ回路５のデータとして接続
される。入力信号レジスタ回路５からの入力レジスタイ
ンタフェース１３は、入出力信号処理ハードウェア１の
入力データとして接続される。入出力信号処理ハードウ
ェア１からの入力レジスタ制御信号１５は、入力信号レ
ジスタ回路５の制御信号として接続される。
このような入出力制御装置において、入出力信号処理は
次のように行われる。
次のように行われる。
出力信号の処理は次のように行われる。
入出力信号インタフェース１２を駆動するに先立って、
入出力信号回路４を出力機能の動作にするため、以下の
処理を行う。
入出力信号回路４を出力機能の動作にするため、以下の
処理を行う。
入出力信号処理ハードウェア１から切替制御インタフェ
ース７を介し、入出力切替制御レジスタ回路３の切替デ
ータとして受信される。次に、入出力切替制御レジスタ
回路３は、入出力信号処理ハードウェア１より切替制御
信号６を介し切替制御信号を受は切替制御インタフェー
ス７により受信された切替データを、次に切替制御信号
６が動作するまで保持する。また、入出力切替制御レジ
スタ回路３は受信した制御信号に基づき、入出力切替制
御インタフェース９で制御信号を発信し。
ース７を介し、入出力切替制御レジスタ回路３の切替デ
ータとして受信される。次に、入出力切替制御レジスタ
回路３は、入出力信号処理ハードウェア１より切替制御
信号６を介し切替制御信号を受は切替制御インタフェー
ス７により受信された切替データを、次に切替制御信号
６が動作するまで保持する。また、入出力切替制御レジ
スタ回路３は受信した制御信号に基づき、入出力切替制
御インタフェース９で制御信号を発信し。
入出力信号回路４を出力機能動作可能状態とする。
入出力信号回路４が入出力切替制御インタフェース９に
より制御信号を受信し、出力機能動作可能状態になると
、入出力信号インタフェース１２への信号は、以下の処
理をすることにより発信されることになる。
より制御信号を受信し、出力機能動作可能状態になると
、入出力信号インタフェース１２への信号は、以下の処
理をすることにより発信されることになる。
入出力信号処理ハードウェア１から出力レジスタインタ
フェース１０を介し、出力信号レジスタ回路２のデータ
として発信される。次に出力信号レジスタ回路２は、入
出力信号処理ハードウェア１より出力レジスタ制御信号
８を介し、制御信号を受け、出力レジスタインタフェー
ス１０により受信されたデータを次に出力レジスタ制御
信号８が動作するまで保持する。また、出力信号レジス
タ回路２は、受信したデータに基づき、出力信号レジス
タインタフェース１１でデータ信号を発信する。
フェース１０を介し、出力信号レジスタ回路２のデータ
として発信される。次に出力信号レジスタ回路２は、入
出力信号処理ハードウェア１より出力レジスタ制御信号
８を介し、制御信号を受け、出力レジスタインタフェー
ス１０により受信されたデータを次に出力レジスタ制御
信号８が動作するまで保持する。また、出力信号レジス
タ回路２は、受信したデータに基づき、出力信号レジス
タインタフェース１１でデータ信号を発信する。
入出力信号回路４は出力信号レジスタインタフェース１
１によりデータ信号を受信し、受信したデータ信号に基
づき入出力４Ｍ号インタフェース１２で出力信号を発信
する。
１によりデータ信号を受信し、受信したデータ信号に基
づき入出力４Ｍ号インタフェース１２で出力信号を発信
する。
入力信号の処理は次のように行われる。
入出力信号インタフェース１２を駆動するに先立って、
入出力信号回路４を入力機能の動作にするため、以下の
処理を行う。
入出力信号回路４を入力機能の動作にするため、以下の
処理を行う。
入出力信号処理ハードウェア１から切替制御インタフェ
ース７を介し、入出力切替制御レジスタ回路３の切替デ
ータとして受信される。次に入出力切替制御レジスタ回
路３は、入出力信号処理ハードウェア１より切替制御信
号６を介し切替制御信号を受け、切替制御インタフェー
ス７により受信された切替データを、次に切替制御信号
６が動作するまで保持する。また、入出力切替制御レジ
スタ回路３は受信した制御信号に基づき、入出力切替制
御インタフェース９で制御信号を発信し、入出力信号回
路４を入力機能動作可能状態とする。
ース７を介し、入出力切替制御レジスタ回路３の切替デ
ータとして受信される。次に入出力切替制御レジスタ回
路３は、入出力信号処理ハードウェア１より切替制御信
号６を介し切替制御信号を受け、切替制御インタフェー
ス７により受信された切替データを、次に切替制御信号
６が動作するまで保持する。また、入出力切替制御レジ
スタ回路３は受信した制御信号に基づき、入出力切替制
御インタフェース９で制御信号を発信し、入出力信号回
路４を入力機能動作可能状態とする。
入出力信号回路４が入出力切替制御インタフェース９に
より制御信号を受信し、入力機能動作可能状態になると
、入出力信号インタフェース１２からの信号は以下の処
理をすることにより受信されることになる。
より制御信号を受信し、入力機能動作可能状態になると
、入出力信号インタフェース１２からの信号は以下の処
理をすることにより受信されることになる。
入出力信号回路４は、入出力信号インタフェース１２よ
りデータ信号を受信し、受信したデータ信号に基づき、
入力信号レジスタインタフェース１４で入力データ信号
を発信する。入力信号レジスタ回路５は、入力信号レジ
スタインタフェース１４から受信した信号を入出力信号
処理ハードウェア１からの入力レジスタ制御信号１５が
動作することにより保持する。また、入力信号レジスタ
回路５は入力信号レジスタインタフェース１４の状態を
、次に入力レジスタ制御信号１５が動作するまで保持す
る。さらに、この入力信号レジスタ回路５は入力レジス
タインタフェース１３で受信した信号に基づき、信号を
発信する。
りデータ信号を受信し、受信したデータ信号に基づき、
入力信号レジスタインタフェース１４で入力データ信号
を発信する。入力信号レジスタ回路５は、入力信号レジ
スタインタフェース１４から受信した信号を入出力信号
処理ハードウェア１からの入力レジスタ制御信号１５が
動作することにより保持する。また、入力信号レジスタ
回路５は入力信号レジスタインタフェース１４の状態を
、次に入力レジスタ制御信号１５が動作するまで保持す
る。さらに、この入力信号レジスタ回路５は入力レジス
タインタフェース１３で受信した信号に基づき、信号を
発信する。
入出力信号処理ハードウェア１は入力レジスタインタフ
ェース１３で信号を受け、入力信号の処理は完了する。
ェース１３で信号を受け、入力信号の処理は完了する。
以上説明したように、本発明によれば入出力（８号を入
力、出力ともに提供できろように、入出力切替制御回路
と、入出力信号回路とを設ける方式をとることにより、
相異なる入出力インタフェースの入出力制御装置の接続
が実現できるという効果がある。
力、出力ともに提供できろように、入出力切替制御回路
と、入出力信号回路とを設ける方式をとることにより、
相異なる入出力インタフェースの入出力制御装置の接続
が実現できるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来の入出力制御装置を示すブロック図である。 １・・・入出力信号処理ハードウェア ２・・・出力信号レジスタ回路 ３・・・入出力切替制御レジスタ回路 ４・・・入出力信号回路 ５・・・入力信号レジスタ回
路１６・・・出力信号ドライバ回路 １７・・入力信号レシーバ回路
従来の入出力制御装置を示すブロック図である。 １・・・入出力信号処理ハードウェア ２・・・出力信号レジスタ回路 ３・・・入出力切替制御レジスタ回路 ４・・・入出力信号回路 ５・・・入力信号レジスタ回
路１６・・・出力信号ドライバ回路 １７・・入力信号レシーバ回路
Claims (1)
- （１）入出力信号処理ハードウェアと、入出力信号を入
力で用いるか、又は出力で用いるかを切替制御する入出
力切替制御レジスタ回路と、出力信号を一時貯える出力
信号レジスタ回路と、入力、出力の切替が可能な機能を
有する入出力信号回路と、入力信号を一時貯える入力信
号レジスタ回路とを有することを特徴とする入出力信号
処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9473489A JPH02272667A (ja) | 1989-04-14 | 1989-04-14 | 入出力信号処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9473489A JPH02272667A (ja) | 1989-04-14 | 1989-04-14 | 入出力信号処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02272667A true JPH02272667A (ja) | 1990-11-07 |
Family
ID=14118344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9473489A Pending JPH02272667A (ja) | 1989-04-14 | 1989-04-14 | 入出力信号処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02272667A (ja) |
-
1989
- 1989-04-14 JP JP9473489A patent/JPH02272667A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01248185A (ja) | ディスプレィコントローラ | |
| JPH0535668A (ja) | 信号処理装置 | |
| JPH02272667A (ja) | 入出力信号処理方式 | |
| JPS6162961A (ja) | 入出力機器 | |
| JPH10256488A (ja) | 動作モード設定回路 | |
| JPH04123217A (ja) | 外部端子の状態切換回路 | |
| JP2552027B2 (ja) | 入出力制御装置番号設定方式 | |
| JPS6027035A (ja) | 入出力装置の遠隔保守方式 | |
| JPH0548518A (ja) | 選択呼出受信装置 | |
| JPH05197662A (ja) | 情報処理装置 | |
| JP2597729B2 (ja) | マイクロコンピュータ | |
| JPH04142648A (ja) | データ転送処理方式 | |
| JP2000333484A (ja) | モータ制御方法 | |
| JPH0795282B2 (ja) | ２重化マイクロプロセッサの自動切換装置 | |
| JPS633360A (ja) | デユアル・コンピユ−タ方式 | |
| JPH06161769A (ja) | 制御システムのソフトウェアダウンロード方式 | |
| JPH04167043A (ja) | 携帯型電子機器 | |
| JPS6316780B2 (ja) | ||
| JPH0475154A (ja) | 縦続接続された端末装置のアドレス設定方式 | |
| JPS60169937A (ja) | デ−タ処理システム | |
| JPS63143639A (ja) | システム監視装置 | |
| JPH02211551A (ja) | 情報処理装置 | |
| JPH05153073A (ja) | 多重化回路 | |
| JPH04138750A (ja) | 通信制御装置診断方式 | |
| JPS5887612A (ja) | 入出力制御診断装置 |