JPH10256488A - 動作モード設定回路 - Google Patents
動作モード設定回路Info
- Publication number
- JPH10256488A JPH10256488A JP5874497A JP5874497A JPH10256488A JP H10256488 A JPH10256488 A JP H10256488A JP 5874497 A JP5874497 A JP 5874497A JP 5874497 A JP5874497 A JP 5874497A JP H10256488 A JPH10256488 A JP H10256488A
- Authority
- JP
- Japan
- Prior art keywords
- operation mode
- integrated circuit
- signal
- mode setting
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 集積回路にモード設定用の端子を必要とする
ことなく、動作モードの切換えが可能な動作モード設定
回路を提供する。 【解決手段】 集積回路１への電源投入直後に有効とな
るリセット信号によってトライステートバッファ４の出
力はハイインピーダンス状態となり、抵抗５によるプル
アップまたはプルダウン接続で設定される動作モードが
動作モードラッチ３に入力される。動作モードラッチ３
はリセット信号が無効となることでその値を取込み、以
後、その値を集積回路１内部に動作モード信号として出
力する。
ことなく、動作モードの切換えが可能な動作モード設定
回路を提供する。 【解決手段】 集積回路１への電源投入直後に有効とな
るリセット信号によってトライステートバッファ４の出
力はハイインピーダンス状態となり、抵抗５によるプル
アップまたはプルダウン接続で設定される動作モードが
動作モードラッチ３に入力される。動作モードラッチ３
はリセット信号が無効となることでその値を取込み、以
後、その値を集積回路１内部に動作モード信号として出
力する。
Description
【０００１】
【発明の属する技術分野】本発明は動作モード設定回路
に関し、特に搭載される基板に応じて異なる動作が要求
される集積回路への動作モード設定方法に関する。
に関し、特に搭載される基板に応じて異なる動作が要求
される集積回路への動作モード設定方法に関する。
【０００２】
【従来の技術】従来、この種の集積回路においては、例
えば液晶表示回路及びＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ
Ｔｕｂｅ）各々における表示を制御する回路（基板）
に搭載される場合、液晶表示回路とＣＲＴとで異なった
動作を行わなければならないケースがある。また、集積
回路では通常動作とテスト動作とを切換えて動作させる
場合もある。これらの場合には、通常、外部から動作モ
ードを指定することで、それらの動作の切換えを行って
いる。
えば液晶表示回路及びＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ
Ｔｕｂｅ）各々における表示を制御する回路（基板）
に搭載される場合、液晶表示回路とＣＲＴとで異なった
動作を行わなければならないケースがある。また、集積
回路では通常動作とテスト動作とを切換えて動作させる
場合もある。これらの場合には、通常、外部から動作モ
ードを指定することで、それらの動作の切換えを行って
いる。
【０００３】このような動作切換えを行う回路として
は、１個のテスト端子からのテスト信号を検出する回路
と、複数のモード設定端子に入力する信号の組合せ情報
を検出回路からの検出信号の発生に伴ってラッチするモ
ード用ラッチ回路と、このモードラッチ回路の出力信号
の組合せからテストモードもしくは通常動作モードを指
定するためのデコーダとを備え、複数のモード設定端子
がＬＳＩ（大規模集積回路）の機能ブロックに接続され
ているものがある。
は、１個のテスト端子からのテスト信号を検出する回路
と、複数のモード設定端子に入力する信号の組合せ情報
を検出回路からの検出信号の発生に伴ってラッチするモ
ード用ラッチ回路と、このモードラッチ回路の出力信号
の組合せからテストモードもしくは通常動作モードを指
定するためのデコーダとを備え、複数のモード設定端子
がＬＳＩ（大規模集積回路）の機能ブロックに接続され
ているものがある。
【０００４】上記の回路では複数のモード端子から入力
する信号の組合せ情報を、１個のテスト専用端子の入力
信号で制御している。テスト専用端子からの入力がテス
ト信号の場合はモード設定端子の入力信号によってテス
トモードを切替え、テスト信号以外の場合にはモード設
定端子をモード設定とは全く関係なく、ＬＳＩ機能に用
いる端子として使用している。上記の技術については、
特開平２−１５９５８６号公報に開示されている。
する信号の組合せ情報を、１個のテスト専用端子の入力
信号で制御している。テスト専用端子からの入力がテス
ト信号の場合はモード設定端子の入力信号によってテス
トモードを切替え、テスト信号以外の場合にはモード設
定端子をモード設定とは全く関係なく、ＬＳＩ機能に用
いる端子として使用している。上記の技術については、
特開平２−１５９５８６号公報に開示されている。
【０００５】
【発明が解決しようとする課題】上述した従来の動作モ
ードの設定方法では、テストモード専用に端子を少なく
とも１個は設ける必要があり、そのモード設定信号を入
力するためにテスト信号入力のタイミングに合わせなけ
ればならないので、回路構成が複雑になってしまう。
ードの設定方法では、テストモード専用に端子を少なく
とも１個は設ける必要があり、そのモード設定信号を入
力するためにテスト信号入力のタイミングに合わせなけ
ればならないので、回路構成が複雑になってしまう。
【０００６】そこで、本発明の目的は上記の問題点を解
消し、集積回路にモード設定用の端子を必要とすること
なく、動作モードの切換えを行うことができる動作モー
ド設定回路を提供することにある。
消し、集積回路にモード設定用の端子を必要とすること
なく、動作モードの切換えを行うことができる動作モー
ド設定回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明による動作モード
設定回路は、互いに異なる複数の動作のいずれかを動作
モードに応じて実行する集積回路の動作モード設定回路
であって、前記集積回路に電源が投入された直後に外部
からの設定信号を保持しかつ前記集積回路に前記電源が
投入されている間その保持内容を前記動作モードとして
出力する保持手段を備えている。
設定回路は、互いに異なる複数の動作のいずれかを動作
モードに応じて実行する集積回路の動作モード設定回路
であって、前記集積回路に電源が投入された直後に外部
からの設定信号を保持しかつ前記集積回路に前記電源が
投入されている間その保持内容を前記動作モードとして
出力する保持手段を備えている。
【０００８】本発明による他の動作モード設定回路は、
上記の構成のほかに、前記リセット信号が有効の時に前
記集積回路の動作に用いられかつクロック信号及び前記
設定信号以外の入力信号の前記集積回路への入力を抑止
する手段を具備している。
上記の構成のほかに、前記リセット信号が有効の時に前
記集積回路の動作に用いられかつクロック信号及び前記
設定信号以外の入力信号の前記集積回路への入力を抑止
する手段を具備している。
【０００９】すなわち、本発明の動作モード設定回路
は、複数の動作モードを持つようなＬＳＩ（大規模集積
回路）（例えば、複数の異なる種類の装置に搭載される
ＬＳＩ）において、電源投入時に一時動作モードを決定
した後は動作モードを変更する必要がない場合、動作モ
ードを決定する方法として電源投入時の動作モード設定
端子のレベルをリセット信号でラッチすることで動作モ
ードの設定を実現している。
は、複数の動作モードを持つようなＬＳＩ（大規模集積
回路）（例えば、複数の異なる種類の装置に搭載される
ＬＳＩ）において、電源投入時に一時動作モードを決定
した後は動作モードを変更する必要がない場合、動作モ
ードを決定する方法として電源投入時の動作モード設定
端子のレベルをリセット信号でラッチすることで動作モ
ードの設定を実現している。
【００１０】動作モード設定端子はリセット時のみプル
アップまたはプルダウンしたレベルが入力されるように
なっており、通常動作時は動作モード設定とは全く関係
のないＬＳＩの機能に割当てることができる。これによ
って、動作モードの設定専用の端子が必要なくなるの
で、モード設定用の端子数だけＬＳＩの端子数削減とな
る。また、ＬＳＩの外部で動作モード設定のために必要
なハードウェアも簡単なものにすることができる。
アップまたはプルダウンしたレベルが入力されるように
なっており、通常動作時は動作モード設定とは全く関係
のないＬＳＩの機能に割当てることができる。これによ
って、動作モードの設定専用の端子が必要なくなるの
で、モード設定用の端子数だけＬＳＩの端子数削減とな
る。また、ＬＳＩの外部で動作モード設定のために必要
なハードウェアも簡単なものにすることができる。
【００１１】
【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例の構
成を示すブロック図である。図において、本発明の一実
施例では集積回路（ＬＳＩ）１内に通常動作用レジスタ
２と、動作モードラッチ回路３とを配設しており、集積
回路１には通常動作／動作モード決定用信号入力端子１
０と、クロック信号入力端子１１と、リセット信号入力
端子１２とを備えている。通常動作／動作モード決定用
信号入力端子１０は複数持つ構成にすることができる。
図面を参照して説明する。図１は本発明の一実施例の構
成を示すブロック図である。図において、本発明の一実
施例では集積回路（ＬＳＩ）１内に通常動作用レジスタ
２と、動作モードラッチ回路３とを配設しており、集積
回路１には通常動作／動作モード決定用信号入力端子１
０と、クロック信号入力端子１１と、リセット信号入力
端子１２とを備えている。通常動作／動作モード決定用
信号入力端子１０は複数持つ構成にすることができる。
【００１２】通常動作／動作モード決定用信号入力端子
１０の前段にはトライステートバッファ４が接続されて
おり、抵抗５によってプルアップまたはプルダウン接続
されている。トライステートバッファ４には通常動作用
信号が入力されており、その出力はリセット信号で制御
される。通常動作／動作モード決定用信号入力端子１０
は集積回路１内部で通常動作用レジスタ２と、遅延素子
１３を介して動作モードラッチ回路３とに夫々接続され
ている。
１０の前段にはトライステートバッファ４が接続されて
おり、抵抗５によってプルアップまたはプルダウン接続
されている。トライステートバッファ４には通常動作用
信号が入力されており、その出力はリセット信号で制御
される。通常動作／動作モード決定用信号入力端子１０
は集積回路１内部で通常動作用レジスタ２と、遅延素子
１３を介して動作モードラッチ回路３とに夫々接続され
ている。
【００１３】図２は本発明の一実施例の動作を示すタイ
ミングチャートである。これら図１及び図２を用いて本
発明の一実施例の動作について説明する。
ミングチャートである。これら図１及び図２を用いて本
発明の一実施例の動作について説明する。
【００１４】まず、集積回路１への電源投入直後はリセ
ット信号が有効（Ｌｏｗレベル）になっており、この期
間、集積回路１内部の通常動作用レジスタ２は動作しな
い。また、通常動作／動作モード決定用信号入力端子１
０の前段のトライステートバッファ４の出力はリセット
信号が有効となることでハイインピーダンス状態になっ
ており、プルアップまたはプルダウンによって通常動作
／動作モード決定用信号入力のレベルが決定される。
ット信号が有効（Ｌｏｗレベル）になっており、この期
間、集積回路１内部の通常動作用レジスタ２は動作しな
い。また、通常動作／動作モード決定用信号入力端子１
０の前段のトライステートバッファ４の出力はリセット
信号が有効となることでハイインピーダンス状態になっ
ており、プルアップまたはプルダウンによって通常動作
／動作モード決定用信号入力のレベルが決定される。
【００１５】この時、動作モードラッチ３はこの信号を
スルーで通しており、リセット信号が無効になることで
この信号を取込む。以後、集積回路１内部ではこの動作
モードラッチ３の出力を動作モード信号として用いるこ
ととなる。リセット信号が無効にされた後、トライステ
ートバッファ４からは通常動作用信号が出力され、それ
が通常動作／動作モード決定用信号入力端子１０に入力
される。その場合、動作モードラッチ３の値は既に固定
されているので、通常動作用信号には影響されない。そ
の後、クロック信号の動作によって通常動作用レジスタ
２に通常動作／動作モード決定用信号入力端子１０から
入力された値が取込まれる。
スルーで通しており、リセット信号が無効になることで
この信号を取込む。以後、集積回路１内部ではこの動作
モードラッチ３の出力を動作モード信号として用いるこ
ととなる。リセット信号が無効にされた後、トライステ
ートバッファ４からは通常動作用信号が出力され、それ
が通常動作／動作モード決定用信号入力端子１０に入力
される。その場合、動作モードラッチ３の値は既に固定
されているので、通常動作用信号には影響されない。そ
の後、クロック信号の動作によって通常動作用レジスタ
２に通常動作／動作モード決定用信号入力端子１０から
入力された値が取込まれる。
【００１６】このように、集積回路１への電源投入直後
に有効となるリセット信号によってトライステートバッ
ファ４で集積回路１への通常動作用信号の入力を抑止す
るとともに、プルアップまたはプルダウンによって動作
モードラッチ３に動作モードを設定し、リセット信号が
無効となった後に、つまりそれ以降、集積回路１に電源
が投入されている間、その値を動作モードラッチ３で保
持することによって、集積回路１にモード設定用の端子
を必要とすることなく、動作モードの切換えを行うこと
ができる。
に有効となるリセット信号によってトライステートバッ
ファ４で集積回路１への通常動作用信号の入力を抑止す
るとともに、プルアップまたはプルダウンによって動作
モードラッチ３に動作モードを設定し、リセット信号が
無効となった後に、つまりそれ以降、集積回路１に電源
が投入されている間、その値を動作モードラッチ３で保
持することによって、集積回路１にモード設定用の端子
を必要とすることなく、動作モードの切換えを行うこと
ができる。
【００１７】尚、上記の動作モードとしては、上述した
通常動作及びテスト動作の切換え、あるいは液晶表示回
路の表示制御及びＣＲＴの表示制御の切換え等、動作の
切換えに用いることが可能である。
通常動作及びテスト動作の切換え、あるいは液晶表示回
路の表示制御及びＣＲＴの表示制御の切換え等、動作の
切換えに用いることが可能である。
【００１８】
【発明の効果】以上説明したように本発明によれば、集
積回路に電源が投入された直後に外部からの設定信号を
保持しかつ集積回路に電源が投入されている間、その保
持内容を動作モードとして出力することによって、集積
回路にモード設定用の端子を必要とすることなく、動作
モードの切換えを行うことができるという効果がある。
積回路に電源が投入された直後に外部からの設定信号を
保持しかつ集積回路に電源が投入されている間、その保
持内容を動作モードとして出力することによって、集積
回路にモード設定用の端子を必要とすることなく、動作
モードの切換えを行うことができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例の動作を示すタイミングチャ
ートである。
ートである。
１ 集積回路 ２ 通常動作用レジスタ ３ 動作モードラッチ ４ トライステートバッファ ５ 抵抗 １０ 通常動作／動作モード決定用信号入力端子 １２ リセット信号入力端子
Claims (3)
- 【請求項１】 互いに異なる複数の動作のいずれかを動
作モードに応じて実行する集積回路の動作モード設定回
路であって、前記集積回路に電源が投入された直後に外
部からの設定信号を保持しかつ前記集積回路に前記電源
が投入されている間その保持内容を前記動作モードとし
て出力する保持手段を有することを特徴とする動作モー
ド設定回路。 - 【請求項２】 前記保持手段は、前記集積回路に前記電
源が投入された直後に前記集積回路へのリセット信号が
有効の時のみ前記外部からの設定信号を保持するよう構
成したことを特徴とする請求項１記載の動作モード設定
回路。 - 【請求項３】 前記リセット信号が有効の時に前記集積
回路の動作に用いられかつクロック信号及び前記設定信
号以外の入力信号の前記集積回路への入力を抑止する手
段を含むことを特徴とする請求項２記載の動作モード設
定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5874497A JPH10256488A (ja) | 1997-03-13 | 1997-03-13 | 動作モード設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5874497A JPH10256488A (ja) | 1997-03-13 | 1997-03-13 | 動作モード設定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256488A true JPH10256488A (ja) | 1998-09-25 |
Family
ID=13093055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5874497A Withdrawn JPH10256488A (ja) | 1997-03-13 | 1997-03-13 | 動作モード設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256488A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009104653A (ja) * | 2003-07-31 | 2009-05-14 | Fujitsu Microelectronics Ltd | 動作モード制御回路、及びマイクロコンピュータ |
| JP2010233100A (ja) * | 2009-03-27 | 2010-10-14 | Asahi Kasei Electronics Co Ltd | 半導体集積デバイス |
| JP2014149616A (ja) * | 2013-01-31 | 2014-08-21 | Mitsubishi Electric Corp | マイクロコンピュータのポートレベルの切り替え方法、プリント配線基板、及び制御装置 |
| US9385613B2 (en) | 2013-02-12 | 2016-07-05 | Nxp B.V. | Method of operating switch mode power converters, and controllers and lighting systems using such a method |
-
1997
- 1997-03-13 JP JP5874497A patent/JPH10256488A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009104653A (ja) * | 2003-07-31 | 2009-05-14 | Fujitsu Microelectronics Ltd | 動作モード制御回路、及びマイクロコンピュータ |
| JP2010233100A (ja) * | 2009-03-27 | 2010-10-14 | Asahi Kasei Electronics Co Ltd | 半導体集積デバイス |
| JP2014149616A (ja) * | 2013-01-31 | 2014-08-21 | Mitsubishi Electric Corp | マイクロコンピュータのポートレベルの切り替え方法、プリント配線基板、及び制御装置 |
| US9385613B2 (en) | 2013-02-12 | 2016-07-05 | Nxp B.V. | Method of operating switch mode power converters, and controllers and lighting systems using such a method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5194853A (en) | Scanning circuit | |
| JPH11308087A (ja) | スルーレートコントロール付き出力バッファ回路 | |
| US5305277A (en) | Data processing apparatus having address decoder supporting wide range of operational frequencies | |
| US5291080A (en) | Integrated circuit device having tristate input buffer for reducing internal power use | |
| JPH10256488A (ja) | 動作モード設定回路 | |
| US5361365A (en) | Microprocessor for selectively performing cold and warm starts | |
| US7054979B2 (en) | Method and apparatus for routing configuration accesses from a primary port to a plurality of secondary ports | |
| KR970014002A (ko) | 신호 버스상에의 대기 상태 삽입을 개시하는 제어기(controller for initiating insertion of wait states on a signal bus) | |
| JP3045002B2 (ja) | 集積回路のモード設定回路 | |
| JPH05291932A (ja) | 電子回路 | |
| JP2760027B2 (ja) | Ｉ／ｏ装置 | |
| KR200216603Y1 (ko) | 데이터 피드백을 갖는 디지털 출력회로 | |
| JPH07151825A (ja) | 半導体集積回路 | |
| JPH07152672A (ja) | 伝送装置のソフトウェア・ストラップ初期化方式 | |
| JP2001175483A (ja) | 割込み要因信号フラグレジスタ装置 | |
| JPH06167362A (ja) | マスタ・スレーブ切り替え式計測装置 | |
| JP2000228083A (ja) | データ出力バッファ | |
| JPH02124635A (ja) | カウンタ制御回路 | |
| JP2002304386A (ja) | 半導体装置 | |
| JPH07210120A (ja) | 表示パネル駆動用のコントローラドライバｉｃ | |
| JPS63262575A (ja) | デイジタル信号処理用集積回路 | |
| JPH0651870A (ja) | リセット回路 | |
| JPH0755896A (ja) | 集積回路のテスト・モード設定方式 | |
| JPH05242025A (ja) | バスラッチ回路 | |
| JPH1031565A (ja) | パーソナルコンピュータ用インターフェイス装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040601 |