JPH02211551A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH02211551A
JPH02211551A JP8931889A JP3188989A JPH02211551A JP H02211551 A JPH02211551 A JP H02211551A JP 8931889 A JP8931889 A JP 8931889A JP 3188989 A JP3188989 A JP 3188989A JP H02211551 A JPH02211551 A JP H02211551A
Authority
JP
Japan
Prior art keywords
becomes
diagnostic
system control
diagnosis
mode flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8931889A
Other languages
English (en)
Inventor
Masanobu Inoue
井上 政信
Yasushi Hanezawa
羽澤 靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP8931889A priority Critical patent/JPH02211551A/ja
Publication of JPH02211551A publication Critical patent/JPH02211551A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 挟丘豆1 本発明は情報処理装置に関し、特にメモリリクエストを
制御する複数のシステム制御装置と、情報処理装置の診
断を行う複数の診断プロセッサとを具備する情報処理装
置に関する。
良圭韮韮 従来、この種の情報処理装置として、第2図に示すよう
な並列構成のものがある6図において、システム制御装
置5.6が結合状態にある場合には、システム制御装置
5.6各々の結合モードフラグ52.62は夫々“1″
であり、この結合モードフラグ52.62からの結合モ
ード指示信号501 、601が“1”となる、よって
、システム制御装置5.6各々のインタフェース回路5
4.64が有効となり、システム制御装置間インタフェ
ース301が有効となるので、システム制御装置5゜6
間におけるデータの送受信が可能となるとともに、並列
運転が可能となる。
システム制御装置5.6が並列運転可能状態のとき、シ
ステム制御装置5の診断を行う場合には、診断プロセッ
サ1が個別診断モードフラグセット信号101を“1″
とすることにより、システム制御装置5に診断を行うこ
とを通知する。
システム制御装置5では個別診断モードフラグセット信
号101が“1″となることによって個別診断モードフ
ラグ53が“1”となる。
このとき、ノット回路50からの出力が“0″となるの
で、アンド回路51からの出力が“0″となって結合モ
ードフラグ52の内容が“0″になる。
これにより、結合モードフラグ52からの結合モード指
示信号501が“0”となり、インタフェース回路54
が無効となる。
同時に、システム制御装置6のノット回路65からの出
力も“0″となるので、アンド回路61からの出力が“
0”となって結合モードフラグ62の内容が“0”にな
る。
これにより、結合モードフラグ62からの結合モード指
示信号601が“0”となり、インタフェース回路64
が無効となる。
システム制御装置5.6各々のインタフェース回路54
.64が無効となることによって、システム制御装置間
インタフェース301が無効となる。
すなわち、個別診断モードフラグ53がオンのときには
、システム制御装置5.6各々の結合モードフラグ52
.62をオフとすることによって、診断中のシステム制
御装置5から正常なシステム制御装置6に影響を与えな
いようにしている。
このなめ、従来のシステム制御装置5.6では診断状態
になると、結合モードフラグ52.62がオフとなるの
で、複数のシステム制御装置5゜6を同時に診断するこ
とができない。
このような従来の情報処理装置では、多重結合システム
全体あるいは一部結合した状態で診断を行う場合、シス
テム制御装置5.6各々の結合モードフラグ52.62
がオフとなり、多重結合システム全体あるいは一部結合
した状態のシステムを診断できないという欠点がある。
1肌座旦追 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、多重結合システム全体あるいは一部結合
した状態のシステムを診断することができる情報処理装
置の提供を目的とする。
九肌ム璽蕪 本発明による情報処理装置は、互いに結合可能な複数の
システム制御装置を含む情報処理装置であって、自装置
の診断を示す個別診断モード時に前記自装置と他装置と
の結合を抑止する抑止手段と、前記自装置と前記他装置
とが結合状態にあるときの診断を示すシステム診断モー
ド時に前記他装置との結合を保持し、前記他装置を診断
状態とする手段とを前記複数のシステム制御装置各々に
設けたことを特徴とする。
実施例 次に、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る6図において、システム制御装置3゜4各々のシステ
ム診断モードフラグ30.40がオフで、システム制御
装置3.4が並列運転可能状態の場合、通常運転時には
診断プロセッサ1゜2からの個別診断モードセット信号
101 、201が“0”となっているので、ノット回
路31.39゜41.49からの出力が1nとなり、か
つ結合モード指示信号103,203が“1″であるこ
とがらアンド回路32.42からの出力が“1″となる
よって、オア回路33.43からの出力が“1”となる
ため、結合モードフラグ37.47の内容が“1″にホ
ールドされる。
したがって、結合モードフラグ37.47からの結合モ
ード指示信号103.203が“1”となって、システ
ム制御装置3.4各々のインタフェース回路38.48
が有効となり、システム制御装置間インタフェース30
1が有効となるので、システム制御装置3.4間におけ
るデータの送受信が可能となるとともに、並列運転が可
能となる。
システム制御装置3を診断する場合には、診断プロセッ
サ1が個別診断モードフラグセット信号101を“1“
とするので、ノット回路31.49からの出力か“0″
となり、アンド回路32,42からの出力が“0″とな
る。
このとき、システム診断モードフラグ30.40からの
システム診断指示信号102,202が“0″であるの
で、オア回1133.43からの出力が“0”となり、
結合モードフラグ34.44の内容が“0#になる。
これにより、結合モードフラグ34.44からの結合モ
ード指示信号103,203が“0′”となって、イン
タフェース回路38.48が無効となるので、システム
制御装置間インタフェース301が無効となる。
一方、オア回路36からの出力が“1″となるので、個
別診断モードフラグ37の内容が“1”となり、システ
ム制御袋Wt3が診断状態となる。
システム制御装置3.4が並列運転をおこなっていると
きに、診断プロセッサ1がシステム診断を行う場合には
、診断プロセッサ1がシステム診断モードフラグセット
信号100を“1”とするので、システム診断モードフ
ラグ30の内容が“1″となる。
このとき、診断プロセッサ1が診断プロセッサ間インタ
フェース302を介して診断プロセッサ2にシステム診
断モードフラグ40をオンにするように指示するので、
診断プロセッサ2からのシステム診断モードフラグセッ
ト信号200が“1″となって、システム診断モードフ
ラグ4oの内容が“1″となる。
この後に、診断プロセッサ1が個別診断モードフラグセ
ット信号101を1″とするので、ノット回路31.4
9からの出力が“0″となり、アンド回路32.42か
らの出力が“0”となる。
このとき、システム診断モードフラグ30.40からの
システム診断指示信号102,202が“1″であるの
で、オア回路33.43からの出力が“1″となって、
結合モードフラグ34.44の内容が′1°″にホール
ドされる。
これにより、結合モードフラグ34.44からの結合モ
ード指示信号103,203が“1″となって、インタ
フェース回路38.48が有効となるので、システム制
御装置間インタフェース301が有効となる。
診断プロセッサ1からの個別診断モードフラグセット信
号101が1″になると、オア回路36からの出力が“
1“となるので、個別診断モードフラグ37の内容が“
1″となり、システム制御装置3が診断状態となる。
一方、システム制御装置4においては個別診断モードフ
ラグセット信号101が“1″となり、結合モード指示
信号203が′1”となることによってアンド回路45
からの出力が“1”となるので、オア回路46からの出
力が“1”となって個別診断モードフラグ47の内容が
1″となり、システム制御装置4が診断状態となる。
したがって、システム診断モードフラグ30゜40がオ
ンになっていれば、結合モードフラグ34.44がオン
になっているシステム制御装置3゜4を診断状態とする
ことができる。また、システム診断モードフラグ30.
40がオフになっていれば、第2図に示す従来例と同様
に、システム制御装置3,4単体でも診断を行うことが
可能である。
このように、複数のシステム制御装置3.4各々におい
て自装置と他装置とが結合状態にあるときの診断を示す
システム診断モードフラグ30゜40がオンの時に、他
装置との結合を保持するとともに、他装置を診断状態と
するようにすることによって、結合モードフラグ36.
46がオンとなっている装置を結合したままで、それら
の装置の診断を行うことができる。よって、多重結合シ
ステム全体あるいは一部結合した状態のシステムを診断
することができる。
九肌Ω夏逮 以上説明したように本発明によれば、自装置と他装置と
が結合状態にあるときの診断を示すシステム診断モード
時に、他装置との結合を保持するとともに、他装置を診
断状態とするようにすることによって、多重結合システ
ム全体あるいは一部結合した状態のシステムを診断する
ことができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図は従来例の構成を示すブロック図である。 主要部分の符号の説明 1.2・・・・・・診断プロセッサ 3.4・・・・・・システム制御装置 30.40・・・・・・システム診断モードフラグ31
.39゜ 41.49・・・・・・ノット回路 32.35゜ 42.45・・・・・・アンド回路 33.36゜ 43.46・・・・・・オア回路

Claims (1)

    【特許請求の範囲】
  1. (1)互いに結合可能な複数のシステム制御装置を含む
    情報処理装置であって、自装置の診断を示す個別診断モ
    ード時に前記自装置と他装置との結合を抑止する抑止手
    段と、前記自装置と前記他装置とが結合状態にあるとき
    の診断を示すシステム診断モード時に前記他装置との結
    合を保持し、前記他装置を診断状態とする手段とを前記
    複数のシステム制御装置各々に設けたことを特徴とする
    情報処理装置。
JP8931889A 1989-02-10 1989-02-10 情報処理装置 Pending JPH02211551A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8931889A JPH02211551A (ja) 1989-02-10 1989-02-10 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8931889A JPH02211551A (ja) 1989-02-10 1989-02-10 情報処理装置

Publications (1)

Publication Number Publication Date
JPH02211551A true JPH02211551A (ja) 1990-08-22

Family

ID=12343599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8931889A Pending JPH02211551A (ja) 1989-02-10 1989-02-10 情報処理装置

Country Status (1)

Country Link
JP (1) JPH02211551A (ja)

Similar Documents

Publication Publication Date Title
JP2996440B2 (ja) データ処理システムの診断方式
JPS60144851A (ja) チヤネル制御装置
JPH02211551A (ja) 情報処理装置
JP2710777B2 (ja) 中間制御装置のテスト回路
JPH04138750A (ja) 通信制御装置診断方式
JPS5844523A (ja) インタ−フエイスアダプタ装置
JPH04138749A (ja) 通信制御装置診断方式
JPS58200352A (ja) 演算オプシヨンハ−ドウエアにおける診断方式
JP2754700B2 (ja) I/o装置
JPS58121459A (ja) 電子計算機のサ−ビスプロセツサ
JPS5887612A (ja) 入出力制御診断装置
JP2599795B2 (ja) マイクロプロセッサ搭載回路の試験方法
JP2760027B2 (ja) I/o装置
JPS58101361A (ja) デ−タ処理装置
JPS633346B2 (ja)
JPS58137038A (ja) シリアルインタフエ−スの診断方式
JPH02196316A (ja) 共通バス接続装置
JPH04241654A (ja) 障害情報格納方式
JPS6019271A (ja) デ−タ・チヤネル装置
JPS63229550A (ja) 共通インタフエ−ス制御回路診断方式
JPH04217060A (ja) 複合プロセッサシステムのリセット方法
JPH0273433A (ja) データ転送装置
JPS6074062A (ja) 入出力装置診断方式
JPS58121200A (ja) デ−タバツフア診断方式
JPH01211043A (ja) データ転送装置