JPS63229550A - 共通インタフエ−ス制御回路診断方式 - Google Patents

共通インタフエ−ス制御回路診断方式

Info

Publication number
JPS63229550A
JPS63229550A JP62064715A JP6471587A JPS63229550A JP S63229550 A JPS63229550 A JP S63229550A JP 62064715 A JP62064715 A JP 62064715A JP 6471587 A JP6471587 A JP 6471587A JP S63229550 A JPS63229550 A JP S63229550A
Authority
JP
Japan
Prior art keywords
common interface
cable
control circuit
printed board
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62064715A
Other languages
English (en)
Inventor
Tatsuya Yamaguchi
達也 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62064715A priority Critical patent/JPS63229550A/ja
Publication of JPS63229550A publication Critical patent/JPS63229550A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 共通インタフェースを用いて、データ転送を行うインテ
リジェント機能を備えた装置において、共通インタフェ
ースを制御する回路を備えたプリント板ユニットを診断
する場合、二枚のプリント板ユニットをケーブルで共通
インタフェース側を接続し、装置間の実動作と同一のモ
ードで稼動させ、信号を送受させて結合した後、データ
転送を行って診断することで、テスト効率が良く、且つ
信頼性の高い診断を実現する。
(産業上の利用分野〕 本発明は小規模情報処理システムの共通インタフェース
に係り、特に該共通インタフェースの制御回路に対し、
信顛度の高い診断を行う共通インタフェース制御回路診
断方式に関する。
近年、オフィスコンピュータの如き小型コンピュータを
ホストコンピュータとして複数用い、このホストコンビ
エータに小型で大容量のディスク装置を複数接続して、
情報を処理する小規模情報処理システムが構成され、こ
れに伴い、例えばSCS I (Small Comp
uter System Interface)  と
呼ばれる自由度の高い共通インタフェースが一般的に利
用されるようになって来た。
従って、複数のホストコンピュータと、複数の入出力制
御装置、例えば複数のディスク制御装置が、夫々に5C
3I制御回路を備えて、5C3Iで定まる規格の共通イ
ンタフェースを制御している。
ところで、このSC3I制御回路が正常であるか否かを
診断するため、一般に5cst制御回路を搭載している
プリント板ユニットに、5C3IバスとSC3I制御回
路とを論理的に切り離す手段と、SC3I信号を擬似的
にセット/リセット出来るレジスタを設け、このレジス
タにホストコンピュータ又は入出力制御装置のプロセッ
サが、5C3I信号とデータをセットした後、これを読
出させて返送させることにより、折り返しテストを行っ
ているが、より信顛性の高いテストが行えることか望ま
しい。
〔従来の技術〕
第2図は小規模情報処理システムの一例を示すブロック
図である。
1と2はホストコンピュータ、3と4は入出力制御装置
であるとすると、ホストコンピュータlと2は5C3I
制御回路を搭載する5C3I制御プリント+iユニツト
5と6を夫々備えており、入出力制御装置3と4も同様
にscs r制御プリント板ユニット7と8を夫々備え
ている。
そして、ホストコンピュータ1又は2がイニシェークモ
ード(上位装置側の動作モード)で、5C8I制御プリ
ント板ユニツト5又は6を制御して、SC3Iバス9を
介し、入出力制御装置3又は4のSC3I制御プリント
板ユニット7又は8を選択する。
この選択されたSC5I制御プリント板ユニット7又は
8はターゲットモード(下位装置側の動作モード)で動
作し、SC3I信号の送受によりホストコンピュータ1
又は2と結合する。従って、ホストコンピュータ1又は
2は、入出力制御装置3又は4と相互にデータの転送を
行うことが出来る。
第3図は従来の診断方法を説明するブロック図である。
第3図は第2図に示すSC3I制御プリント板ユニット
5〜8の一例を示す回路のブロック図で、SC3Iバス
9とS CS I m制御回路11とを論理的に切り離
す手段として、AND回路13と、5C5I信号を擬似
的にセット/リセット出来るレジスタ12が設けられて
いる。
5C3Iで定まる規格の共通インタフェースはとジー信
号を送受するBSY端子と、接続相手を選択する信号を
送受するSEL端子と、イニシェークモード側がターゲ
ットモード側に再度主導権を要求する信号を送受するA
TN端子と、データバスの方向を示す信号を送受する[
0端子と、送られる信号が制御信号かデータかを示す信
号を送受するCD端子と、メツセージを送受するMSG
端子と、システムリセット信号を送受する5R3T端子
と、リクエスト信号を送受するREQ端子と、応答信号
を送受するACK端子と、例えば8ビツトのデータを送
受するD B (01〜D B (7)端子を備えてい
る。
電源が投入されて安定化すると、5C3I制御回路11
は端子Cからトライステート14をイネーブルとする信
号を送出し、且つ通常動作時は端子すから“1”を送出
し、端子gを経て入力する各種信号及びデータを、端子
aからAND回路13及びトライステー1−14を経て
、共通インタフェースの各端子に夫々送出し、共通イン
タフェースの各端子から入力する各種信号とデータを、
端子dから端子gを経てプロセッサに送出する。
折り返しテストを行う場合、SC3m制御回路11は端
子gから入力するプロセッサからの指示に従い、端子す
から“θ″を送出してAND回路13に信号及びデータ
の送出を阻止させ、端子fからレジスタ12にプロセッ
サが送出する擬似的なSC3I信号とデータを送出して
書込み、レジスタ12から読出した信号やデータを端子
eから端子gを経てプロセッサに送出する。
〔発明が解決しようとする問題点〕
上記の如〈従来は、擬似的な5C3I信号を折り返して
テストするため、実際の動作シーケンスとは異なり、共
通インタフェースの各端子における各信号の高速な送受
をテストすることが出来ず、信頼性が不十分であり、且
つ5C3I制御プリント仮ユニツトが複数存在する場合
、各々一枚ずつしかテスト出来ないため、診断効率が悪
いという問題がある。
〔問題点を解決するための手段〕
本発明は小規模情報処理システムのホストコンピュータ
において、第2図ホストコンピュータ1に示す如く、複
数のSC3I制御プリント板ユニットを備えるもの、即
ち、SC3I制御プリント板ユニット5の外にSC3I
制御プリント板ユニット10を備えるものが多くなって
来ていることと、このホストコンピュータ1のインテリ
ジェント機能を利用して、実際の動作シーケンスで共通
インタフェース制御回路の診断を行うようにしたもので
ある。
第1図は本発明の一実施例を説明するブロック図である
第1図に示す如く、コネクタ15及び16を両端に設け
た5C3Iケーブル17を用い、5CSI制御プリント
板ユニント5と10の共通インクフェースの各端子を相
互に接続し、一方をイニシェークモードで動作させ、他
方をターゲットモードで動作させ、共通インタフェース
規格に基づく信号を授受して結合するか否かを判定し、
結合したならばデータ転送を行って良否の判定を行う構
成とする。
〔作用〕
上記の如く構成することにより、s c s i制御;
プリント板ユニット5と10を、5C3Iケーブル17
で相互に接続することで、5C3I制御プリント板ユニ
ツト5及びlOを、夫々装置間における実際の動作シー
ケンスと全く同一に動作させることが可能となるため、
二枚同時に診断することで効率良(テスト出来ると共に
、信頼性の高い診断を行うことが出来る。
〔実施例〕
第1図において、5C3I制御プリント板ユニツト5と
10を、コネクタ15と16を両端に備えたSC3Iケ
ーブル17により接続し、第3図に示す共通インタフェ
ースの各端子を相互に夫々接続する。
第2図に示す如く、5CSI*I?Iプリント板ユニツ
ト5と10がホストコンピュータ1に備えられている場
合、ホストコンピュータ1のプロセッサは、例えば5C
3I制御プリント板ユニツト5の5C3I制御回路11
を制御して、入出力制御装置3又は4と結合する時と同
様のシーケンスに基づき、イニシェークモードで動作さ
せ、トライステート14を経てSC3Iケーブル17を
介し、SC3I制御プリント板ユニット10に、各種5
C5I信号を送出させる。
同時に、ホストコンピュータ1のプロセッサはSC3I
制御プリント板ユニット10の5C3I制御回路11を
制御して、入出力制御装置3又は4が応答する時と同様
のシーケンスに基づき、ター−ゲットモードで動作させ
、SC3Iケーブル17を経て5C3I制御プリント板
ユニツト10に入力する前記各種SC3I信号に対し、
SC3Iケーブル17を経て、5C3I制御プリント板
ユニツト5に応答信号を送出させる。
ホストコンピュータ1のプロセッサは、これらのSC3
I信号の授受の状態から、5C3I制御プリント板ユニ
ツト5及び10の夫々の5C3I制御回路11の動作が
正常であったか否かを判定し、正常であれば、更にD 
B (0)〜D B +71端子を経て、相互にデータ
の転送を行わせ、このデータの転送が正常であるか否か
を調べる。若し、5C8I信号の送受が正常で無い場合
はオペレータに異常を通知し、データの転送が正常でな
ければ、同様にオペレータに異常を通知する。
上記動作が完了すると、ホストコンピュータ1のプロセ
ッサはscs を制御プリント板ユニット10をイニシ
ェークモードとし、5C3I市1?卸フ。
リント板ユニット5をターゲットモードとし、上記同様
に動作させ、異常がなければ診断を終了させる。
〔発明の効果〕
以上説明した如く、本発明は共通インタフェース制御回
路を備えたプリント板ユニットを複数有するインテリジ
ェント機能を備えた装置において、夫々を実際の動作シ
ーケンスで、二枚同時に動作させて診断することが可能
なため、効率の良い診断と、信頼性の高い診断を行うこ
とが出来る。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するブロック図、第2
図は小規模情報処理システムの一例を示すブロック図、 第3図は従来の診断方法を説明するブロック図である。 図において、 1.2はホストコンピュータ、 3.4は入出力制御装置、 5〜8,10は5C3I制御プリント板ユニツト、11
は5C3I制御回路、 12はレジスタ、   13はAND回路、14はトラ
イステート、15.16はコネクタ、17はSC3Iケ
ーブルである。 本発句弓の一実施例1言ぐ0月する10・97図K1図 I】す!1ノ111吸史す!システムの一伊jを示すプ
ロ1,7図第2図

Claims (1)

  1. 【特許請求の範囲】 共通インタフェースを用いてデータ転送を行うインテリ
    ジェント機能を備えた装置において、該共通インタフェ
    ースの制御を行う回路を備えたプリント板ユニット(5
    )(10)の共通インタフェース側の各信号端子を相互
    に接続するケーブル(17)を設け、 二枚の該プリント板ユニット(5)(10)を該ケーブ
    ル(17)で接続し、夫々のプリント板ユニットを装置
    間の実動作と同一の動作モードで稼動させ、共通インタ
    フェース規格に基づく信号の送受を行って結合状態を判
    定し、結合した場合は更にデータ転送を行って、その結
    果の判定を行うことを特徴とする共通インタフェース制
    御回路診断方式。
JP62064715A 1987-03-19 1987-03-19 共通インタフエ−ス制御回路診断方式 Pending JPS63229550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62064715A JPS63229550A (ja) 1987-03-19 1987-03-19 共通インタフエ−ス制御回路診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62064715A JPS63229550A (ja) 1987-03-19 1987-03-19 共通インタフエ−ス制御回路診断方式

Publications (1)

Publication Number Publication Date
JPS63229550A true JPS63229550A (ja) 1988-09-26

Family

ID=13266122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62064715A Pending JPS63229550A (ja) 1987-03-19 1987-03-19 共通インタフエ−ス制御回路診断方式

Country Status (1)

Country Link
JP (1) JPS63229550A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02110746A (ja) * 1988-10-20 1990-04-23 Hitachi Ltd アダプタテスト装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5785125A (en) * 1980-11-17 1982-05-27 Nec Corp Information processor
JPS57178548A (en) * 1981-04-28 1982-11-02 Toshiba Corp Testing method for digital input output-device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5785125A (en) * 1980-11-17 1982-05-27 Nec Corp Information processor
JPS57178548A (en) * 1981-04-28 1982-11-02 Toshiba Corp Testing method for digital input output-device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02110746A (ja) * 1988-10-20 1990-04-23 Hitachi Ltd アダプタテスト装置

Similar Documents

Publication Publication Date Title
JPH0347537B2 (ja)
JPH0328949A (ja) 装置アダプタ及びその診断システム
JP2996440B2 (ja) データ処理システムの診断方式
JPS6215649A (ja) 複数のポ−トと複数のチヤンネルとの間を選択的に接続する手段
US6381675B1 (en) Switching mechanism and disk array apparatus having the switching mechanism
KR19980058195A (ko) 소형 컴퓨터 시스템 인터페이스 콘트롤러의 진단 테스트 장치
JPS63229550A (ja) 共通インタフエ−ス制御回路診断方式
JP2988443B2 (ja) データ転送方式
JP2673362B2 (ja) Scsi用不平衡/平衡変換器
JPH0652073A (ja) 通信インタフェースボードのテスト装置
JP2824890B2 (ja) Scsiプロトコル制御装置
JPS60178571A (ja) デ−タ転送方式
JPS58131844A (ja) デ−タ伝送装置
JPH0298763A (ja) データ処理装置
JPS6123263A (ja) 試験方式
JP2001051868A (ja) デバック機構内蔵のデータ処理装置、ホストマシン、及び記録媒体
JPH0417050A (ja) ワンチップマイクロコンピュータ
JPS62196757A (ja) 共用デ−タバスを用いたデ−タ転送方式
JPH0652074A (ja) 通信インタフェースボードのテスト装置
JPS6095675A (ja) デ−タ伝送方式
JPH04346145A (ja) 情報処理装置
JPS60211589A (ja) パラレル信号切換装置
JPH02211551A (ja) 情報処理装置
JPH03278155A (ja) Scsiバス拡張回路
JPS62205420A (ja) プリンタ診断方式