JPH0347537B2 - - Google Patents

Description

【発明の詳細な説明】 発明の背景 発明の分野 本発明は一般にデータ処理システムの分野に係
り、特に、このようなシステムを形成する種々の
ユニツトを、これらユニツト間で情報を迅速且つ
正確に転送できるように相互接続する構成体に係
る。特に、本発明は、デジタルデータ処理システ
ムの欠陥もしくはエラーに関する情報を転送し
て、このような欠陥状態からの迅速な復帰を容易
にする構成体に係る。

公知技術の説明 デジタルデータ処理システムは、一般に、３つ
の基本的な要素、即ちメモリ要素と、入出力要素
と、プロセツサ要素とを備えており、これらは全
て１本以上のバスで相互接続される。メモリ要素
は、データと、このデータを処理する命令との両
方で構成される情報をアドレス可能な記憶位置に
記憶する。プロセツサ要素は、メモリ要素からデ
ータ及び命令を検索し、データを命令に従つて処
理し、そしてこの処理されたデータをメモリ要素
に送り返す。入出力要素は、オペレータが情報を
システムにロードしたりシステムから情報を得た
りするためのオペレータコンソール、プリンタ及
びテレタイプライタといつたユニツトを含むと共
に、処理のためにメモリ要素とやり取りすること
のできる大量の情報を記憶しているデイスク駆動
装置又はテープ駆動装置のような２次記憶ユニツ
トを含んでいる。プロセツサ要素は入出力要素と
通信してこれらの情報転送作動を開始することが
でき、そして入出力要素もメモリ要素と通信して
情報転送を行なうことができる。

データ処理システムを構成するユニツトにおい
て或る種の事象が生じた時には、そのユニツトが
プロセツサ要素に“割り込み”を行なつて、その
事象の性質を確かめると共に、その事象により必
要とされる幾つかの動作を実行することができ
る。例えば、デイスク駆動装置は、シーク又はサ
ーチのような制御作動−所望の情報を含むデイス
クのトラツクへ記録ヘツドを動かし、トラツクの
所望部分がヘツドの下に来るまでデイスクを回転
させる−を実行し終えた時に割り込みを開始す
る。これにより、プロセツサはその情報をメモリ
へ転送し始めることができる。又、デイスク駆動
装置は、プロセツサがこれを完了した時にプロセ
ツサに割り込みを行なつて、今や処理のためにメ
モリから情報を得ることができることと、デイス
ク駆動装置自体も他の作動に使用できることとを
通知できる。更に、種々のユニツトは、エラーや
作動不良が生じた場合にも割り込み要求を出すこ
とができる。これらのエラーや作動不良は割り込
み要求を出しているユニツトの作動中及びバスを
介してのユニツト間の情報転送中に検出される。

プロセツサ要素は、割り込み要求を受け取つて
これを確認もしくは許可すると、先ずその幾つか
の処理レジスタの内容をメモリへ送ることによつ
てその手前の処理状態を記憶しそしてその割り込
みを処理するための制御プログラムをメモリから
検索するという時間のかゝる準備処理に入る。プ
ロセツサ要素は、制御プログラムを処理している
間は、ユーザプログラムを処理することができ
ず、これによりシステムのスループツトが減少さ
れる。或る場合、プロセツサは、実際上、割り込
みを待つことがある。例えば、プロセツサが、デ
イスクに記憶されたデータを処理できるようにこ
のデータがメモリに転送されるのを期待している
場合に、プロセツサがユーザプログラムの処理を
続けられるか又は他のユーザプログラムの処理を
開始できることが割り込みによつてプロセツサに
指示される。然し乍ら、割り込みが例えば情報転
送エラーのようなエラーによつて生じた場合に
は、プロセツサがこのエラーに注意を払う必要が
あることによりプロセツサの時間が浪費される。
というのは、この問題は断続的なものであり、ユ
ニツトが転送作動を繰り返えすことによつて修正
されるからである。

ユニツトが転送作動を繰り返えすことができる
ようにするため、最近では、データ処理システム
のユニツトを接続するバスは、確認信号を伝送す
るように設計されており、これにより受信ユニツ
トは転送情報が正しく受け取られたかどうかを指
示する。確認信号は典型的に情報転送の所定時間
後に送られる。これは、本発明の譲受人に譲渡さ
れた1980年11月４日付のJohn V.Levy氏等の
“オーバーラツプシーケンス式データ処理システ
ム用のバス（Bus For Data Processing
System With Overlap Sequences）”と題する
米国特許第4232366号に開示されている。該特許
には、同期作動式のバスが示されており、即ちこ
のバスはこれを介しての全ての転送を制御する単
一の全体的に形成されたクロツク信号を有してい
る。このバスにおいては、確認信号は、これに対
応する情報転送の２クロツクサイクル後に送られ
る。この遅延中に、転送情報の幾つかの性質を照
合することができ、例えば、アドレスをデコード
したりパリテイをチエツクしたりすることができ
る。

同様に、1976年12月14日付のFrank V.
Cassarino二世氏等の“分割バス作動を与えるデ
ータ処理システム（Data Processing System
Providing Split Bus Operation）”と題する米
国特許第3997896号には、非同期バスによつて相
互接続されるデータ処理システム、即ちバスを介
しての転送を制御する全体的に形成されたクロツ
ク信号を与えないようなデータ処理システムが開
示されている。該特許に開示されたバスは、該バ
スに接続されたユニツト間の情報転送のタイミン
グをとるためにハンドシエイク信号を用いてい
る。該特許においては、非同期ハンドシエイク信
号の１部分は、情報転送のための確認信号として
構成される。

然し乍ら、いずれのシステムにおいても、受信
ユニツトが、問題が生じたと判断すると共に、確
認信号の送信後に転送により要求された作動を実
行できないと判断した場合には、この受信ユニツ
トは送信ユニツトにもプロセツサにも問題の発生
を指示することができない。例えば、メモリコン
トローラは、一般に、確認信号の伝送に基いて割
り込み要求を出して、エラーが生じたかどうかを
指示するようには設計されていない。然し乍ら、
多数のメモリ要求及びこれに伴なうデータを受け
取つた後であつて且つこれらを処理する前にこれ
らをバツフアすることのできるパイプライン型コ
ントローラ−例えば、前記のLevy氏等の特許に
も開示されている−においては、通常、メモリ要
求が完了する前に確認信号を転送しなければなら
ない。然し乍ら、メモリ要求がバツフアされる間
にエラーが生じることがある。一般に、メモリコ
ントローラがこのようなエラーの発生を指示する
方法はない。このようなエラーが生じた際にこれ
らのメモリコントローラがプロセツサに割り込み
を行なうことはできるが、多くの場合にはこれが
プロセツサの時間浪費となるに過ぎない。という
のは、通常は、送信ユニツトに要求及びデータを
再送信させることになるだけであるからである。

発明の概要 そこで本発明の目的は、新規で且つ改良された
データ処理システムを提供することである。

本発明の更に別の目的は、システムを構成して
いてバスを介して通信するユニツトが、バスを介
して開始された作動の処理中にエラーが生じたこ
とを指示する信号を、上記作動を生じさせた転送
が確認された後に送信して、ユニツトが上記作動
を再開できるようにすると共に、システムプロセ
ツサへ割り込みしなくてもよいようにする新規な
データ処理システムを提供することである。

本発明の更に別の目的は、データ処理システム
に接続されるユニツトであつて、システムの他の
ユニツトによつて開始された作動を実行する時に
生じる或る種のエラーを検出しそしてこのような
エラーが生じたという指示を与えることのできる
新規で且つ改良されたユニツトを提供することで
ある。

本発明の更に別の目的は、データ処理システム
に接続されるユニツトであつて、他のユニツトに
より開始された作動の実行中に該他のユニツトに
エラーが生じたことを指示するエラー信号を該他
のユニツトから受け取つて、このエラーを修正す
るように或る種の作動を行なうことのできる新規
なユニツを提供することである。

要約すると、バスに取り付けられたユニツトは
情報を表わす信号を受信及び送信することがで
き、情報には、情報転送動作を開始させるコマン
ドや、データを検索したりデータを記憶したりす
る位置を識別するアドレスや、データそれ自体
や、転送されている情報の性質、即ちコマンド及
びアドレスであるか或いはデータであるかを識別
する信号が含まれる。上記ユニツトは転送情報の
受信に応答して確認信号を返送する。又、各ユニ
ツトは、コマンドの処理中であつて、確認信号を
返送した後に、そのコマンドを正しく処理できな
いことを決定する構成体も備えている。ユニツト
は、もしコマンドを正しく処理できない場合に
は、情報転送ラインを経て開始ユニツトへ選択さ
れた情報を返送し、コマンドを処理できないこと
を知らせる。次いで、開始ユニツトは、欠陥であ
つた作動を開始し直すといつたエラー復帰作動を
実行する。

更に、システムは、バスを介しての転送を監視
してエラー情報を記録するユニツトを含む。エラ
ー情報を返送するユニツトは、保守技術者がエラ
ー発生源を判断することができ、これによつてエ
ラーの診断を簡単化できるように、この情報をコ
ード化することができる。

本発明は特に特許請求の範囲に指摘する。本発
明の上記及び他の目的並びに効果は、添付図面を
参照した以下の詳細な説明より理解されよう。

実施例の説明 第１図を説明すれば、本発明によるデータ処理
システムの基本的なユニツトは、中央処理ユニツ
ト（プロセツサ）１０と、メモリユニツト１１
と、一般的に１２で示された入出力ユニツトとを
備えている。プロセツサ１０は、ユーザプログラ
ムを処理すると共にオペレーテイングシステムを
構成するプログラムに応答してシステムを制御す
るのに必要とされる全ての回路を含んでいる。メ
モリユニツト１１はバス３２を経てプロセツサに
接続され、そしてメモリユニツトは、複数個のメ
モリ配列体１４と情報をやり取りするメモリコン
トローラ１３を含んでいる。又、メモリコントロ
ーラは、プロセツサによつて一般のやり方ですば
やく検索することのできる情報を記憶するキヤツ
シメモリ（図示せず）も備えている。

入出力ユニツト１２は、システムに対するオペ
レータインターフエイスとして働くコンソール１
５を備えている。このコンソールにより、オペレ
ータは、プログラムや他の情報を検査及び記憶さ
せたり、プロセツサ１０の作動を停止させたり、
一連のプログラム命令を通してプロセツサの作動
を進めたり、これら命令に応答してプロセツサ及
び他のユニツトにより行なわれる作動を決定した
りすることができる。又、オペレータは、システ
ムを初期化したり、データ処理システム全体に対
して種々の診断テストを行なつたりすることがで
きる。

多数の別の形式の入出力ユニツトも第１図に示
されている。これらはデイスク駆動装置１６及び
テープ駆動装置１７を含み、これら駆動装置は
各々バスアダプタ２０及び２１に接続される。バ
スアダプタはシステムの他部分に対しデイスク及
びテープ駆動装置のためのインターフエイスを構
成し、記録媒体に記録さるべき情報又は記録媒体
から検索された情報を転送する。更に、バスアダ
プタは、駆動装置の作動を制御する転送制御情報
を受け取り、駆動装置の状態を指示する状態情報
を送信する。第１図に示された入出力ユニツトに
加えて、テレタイプライタや、良く知られたビデ
オ表示キーボードターミナルのような他の種々の
入出力装置もシステムに接続される。

コンソール及び入出力ユニツトのバスアダプタ
は入出力（Ｉ／Ｏ）バス３０接続され、そして入
出力（Ｉ／Ｏ）インターフエイス３１を経、バス
１８を経てプロセツサ１０に接続されると共に、
メモリバス１９を経てメモリユニツト１１へ接続
される。プロセツサ及びメモリユニツトは、Ｉ／
Ｏインターフエース３１及びＩ／Ｏバス３０を経
て入出力ユニツトと通信し、プロセツサはコンソ
ール及びバスアダプタと作動を開始させる信号を
送信し、そしてメモリユニツトはアドレスされた
記憶位置に情報を記憶したりそこから情報を送信
したりする。

更に説明を進める前に、上記で使用した用語に
対して定義を行ない、そして以下の説明を通して
これらの用語を使用するのが有用であろう。Ｉ／
Ｏバス３０のようなバスの目的は、データ処理シ
ステムにおいてこのバスに接続されたユニツト間
に情報を送ることである。この情報は、転送さる
べきユーザ情報のような別の情報の位置を識別す
るアドレス、転送の指示、及び転送の対象となる
データ情報を構成する。ここでは、例えば転送さ
るべき情報についてのメモリユニツト１１の位置
はアドレスであり、転送の指示はコマンドであ
り、そして転送の対象はデータである。データ
は、プログラムの実行中に中央処理ユニツトによ
つて使用される命令及びオペランドや、或いはシ
セテムを構成するユニツトを制御するのに用いら
れる制御及び状態情報を構成する。

本発明の１つの特定の実施例においては、コン
ソール１５及びバスアダプタ２０，２１のみが
Ｉ／Ｏバス３０を経てコマンドを送ることが明ら
かであろう。Ｉ／Ｏインターフエイスはコマンド
を受け取つて処理し、READ（読み取り）コマン
ドに応答してメモリユニツト１１のアドレスされ
た位置からデータを検索するか、或いはWRITE
（書き込み）コマンドに応答してメモリユニツト
１１のアドレスされた位置へ情報を記憶するだけ
である。コンソール１５及びバスアダプタはこれ
らが転送コマンドを送る時にコマンド送信ユニツ
トとなり、そしてＩ／Ｏインターフエイス３１は
これがコマンドを処理する時にコマンド応答ユニ
ツトとなる。

Ｉ／Ｏバス３０に接続されたユニツトは、送信
ユニツト又は受信ユニツトとなる。コンソール又
はバスアダプタ２０，２１が、コマンド及びアド
レス、或いはメモリユニツト１１に記憶さるべき
データを送る時には、これらが送信ユニツトとな
り、そしてＩ／Ｏインターフエイス３１が受信ユ
ニツトとなる。然し乍ら、Ｉ／Ｏインターフエイ
スが、READコマンドに応答してメモリユニツ
ト１１から検索したデータ情報を送る時には、こ
れが送信ユニツトとなり、そしてこの情報を受け
取るコンソール又はバスアダプタが受信ユニツト
となる。

第２図を説明すれば、Ｉ／Ｏバス３０は１つの
特定の実施例では多数のラインで構成される。情
報ライン４０は、コマンド及びアドレス−−これ
らは一緒に転送される−−並びにデータを含む情
報信号を送る。ライン４１はコマンド／アドレス
サイクル信号CACYCを送るものであり、この信
号はライン４０により送られる情報信号がコマン
ド及びアドレスである時に与えられる。ライン４
２はデータサイクル信号DCYCを送るものであ
り、この信号はライン４０の情報信号がデータで
ある時に与えられる。同様に、FCYCライン４３
は欠陥サイクル信号FCYCを送るものであり、こ
の信号は、ライン４０の信号が、後述のようにコ
マンドの処理中にエラーが生じたことを示す欠陥
情報である時に与えられる。上記の信号
CACYC、DCYC、FCYCは一度に１つしか与え
られないことが明らかであろう。

ライン４０を経て信号が転送されそして信号
CACYC、DCYC、FCYCの１つがライン４１，
４２又は４３に与えられるのと同時に、ライン４
４を経てタグ信号TAGが送られる。これは転送
に対するコマンド送信ユニツトを識別する。Ｉ／
Ｏバス３０に接続された各ユニツトは１組の独特
のTAG信号を有しており、これら信号はＩ／Ｏ
インターフエイス３１に記憶されていて、コマン
ドがREADコマンドである場合に、検索された
データと共にＩ／Ｏインターフエイス３１によつ
て送られ、意図されたデータ受け取りユニツト、
即ち、READコマンドを送つたコマンド送信ユ
ニツトを識別する。

ライン４０を経て各々の転送が行なわれた所定
時間後に、受信ユニツトはライン４５に確認信号
ACKを転送する。情報がコマンドである場合に
受信ユニツトがアドレスをデコードし、ライン４
０から受けた情報信号のパリテイをチエツクでき
るようにするため、確認信号ACKの転送が一般
に遅延される。Ｉ／Ｏバス３０が同期バスである
ような１つの特定の実施例においては、情報信号
が転送された２クロツクサイクル後に確認信号が
返送される。この２サイクルの遅延により、受信
ユニツトはアドレス信号をデコードしてこれが意
図された受信ユニツトであるかどうかを決定でき
ると共に、受け取られつつある情報信号のパリテ
イをチエツクすることができる。

更に、入出力バス３０は、種々のユニツトの情
報ライン４０へのアクセスを仲裁する多数のライ
ンを備えている。要求ライン４６はバス情報ライ
ン４０へアクセス要求を出すためにバスアダプタ
２０，２１及びＩ／Ｏインターフエイス３１によ
つて使用され、そして許可ライン４７はユニツト
が情報ラインへのアクセス権を得たという指示を
受けるのに用いられる。各ユニツトには個々の要
求ライン及び許可ラインが割り当てられている。
第１図に示されたシステムにおいては、コンソー
ル１５を中心として仲裁が行なわれる。或るユニ
ツトがそのライン４６を経てバス要求信号を送信
した時に、その優先順位がその時バス要求信号を
発している全てのユニツトより高レベルであれ
ば、コンソール１５はそのユニツトに関連したラ
イン４７のうちの適当なラインを経てバス許可信
号を返送する。

同様に、Ｉ／Ｏバス３０に接続された各ユニツ
トには割り込み要求ライン５０が組み合わされて
いる。Ｉ／Ｏバス３０に接続されたどのユニツト
も、それに割り当てられた割り込み要求ライン５
０に信号を送ることによりプロセツサ１０に割り
込みを行なうことができる。この時点で、Ｉ／Ｏ
インターフエイス３１は割り込み作動が要求され
ていることをプロセツサ１０に知らせることがで
き、そしてプロセツサ１０は適当な処置をとるこ
とができる。

同様に、プロセツサ１０は、メモリユニツト１
１内の位置に幾つかの命令を転送し、Ｉ／Ｏイン
ターフエイス３１をしてライン５１にDING信号
を送信させると共に、選択開始ライン（SSEL）
５２に装置識別信号を送信させることによつて入
出力ユニツト１２の幾つかの作動を開始させるこ
とができる。選択開始ライン５２は、保留中の命
令を有する入出力ユニツトを識別し、次いで入出
力ユニツトはメモリ１１からＩ／Ｏインターフエ
イス３１を経てコマンドを検索する。

上記ラインに加えて、Ｉ／Ｏバス３０は、クロ
ツク信号を送るライン５３と、種々のコマンド及
び制御信号を送る種々のライン−−参照番号54で
一般的に示された−−とを備えている。これらの
信号は、例えば、入出力ユニツト１２を初期化す
るリセツト信号、インターロツク信号、低電力信
号、修正不能読み取りデータ信号、等々を含む。
これら信号はバスに一般に使用されるものであつ
て、本発明の部分を形成するものでないから、こ
れ以上詳細に説明しない。

更に、上記した種々の信号は、１つ以上のパリ
テイ信号によつて完全に保護される。第２図に示
されたバスにおいては、情報ライン４０並びにラ
イン４１，４２，４３及び４４の信号がライン５
５のパリテイ信号によつて保護される。

この点においては、第２図に示されたＩ／Ｏバ
ス３０を経て情報転送することが必要とされる信
号を第３Ａ図及び第３Ｂ図を参照して説明するの
が有用であろう。第３Ａ図はデータをメモリへ転
送するWRITE（書き込み）動作中に転送される
信号を示しており、そして第３Ｂ図は信号をメモ
リから検索するREAD（読み取り）動作中に転送
される信号を示している。いずれの場合において
も、例えばバスアダプタ２０がＩ／Ｏバス３０を
経て情報を転送しようとする時には、このバスア
ダプタがこれに組合わされたバス要求ライン４６
に信号を送る（第３Ａ図及び第３Ｂ図の時間Ａ）。
次いで、仲裁回路は、バスアダプタ２０より優先
順位の高い別のユニツトがそれらのバス要求ライ
ンに信号を発生していない時にバスアダプタ２０
に組合わされたバス許可ライン４７に信号を与え
る（第３Ａ図及び第３Ｂ図、時間Ｂ）。

バスアダプタ２０は、バス許可ラインを経て許
可信号を受け取ると、コマンド及びアドレスを情
報ライン４０に送り、コマンド／アドレスサイク
ル信号CACYCをライン４１に送り、そしてその
TAG信号をライン４４に送る（第３Ａ図及び第
３Ｂ図の時間Ｃ）。その後の作動は、コマンドが
WRITEコマンドであるかどうかに基く。然し乍
ら、いずれの場合にも、Ｉ／Ｏインターフエイス
３１は、コマンド及びアドレスを受け取り、そし
て２つのクロツクサイクルの後に、確認信号
ACKをライン４５に送つて、コマンド及びアド
レス情報の受信を確認する（第３Ａ図の時間Ｅ、
第３Ｂ図の時間Ｄ）。

コマンドがWRITEコマンドである場合には、
Ｉ／Ｏインターフエイス３１はWRITEコマンド
の受信に続くクロツクサアイクル中に１つ以上の
WRITEデータを受け取り、データサイクル信号
DCYCがライン４２に与えられる（第３Ａ図の時
間Ｄ）。各々の転送データがパリテイエラーなし
に受け取られた場合は、Ｉ／Ｏインターフエイス
はWRITEデータの各項目を受け取つた２クロツ
クサイクル後にライン４５に確認信号ACKを送
信する。

然し乍ら、READコマンドの場合は、バスア
ダプタ２０が先ずREADコマンドを送信し、そ
の後、Ｉ／Ｏインターフエイス３１はメモリユニ
ツト１１から検索したデータを送信する。コマン
ドの送信とデータの送信との間には、Ｉ／Ｏバス
３０を別の情報の転送に使用できる。特に、
READコマンドに応答してＩ／Ｏバス３０を経
て転送される信号については、第３Ｂ図を参照さ
れたい。仲裁が行なわれ、READコマンド及び
アドレスが転送されそしてコマンド送信ユニツト
のTAG信号がライン４４を経て転送された後で
あつて、そのコマンド及びアドレスが適正に受け
取られたことを示す確認信号ACKがライン４５
を経て転送された後に、Ｉ／Ｏインターフエイス
３１は要求されたREAD情報を検索する。この
情報はメモリユニツト１１からの１ワード以上の
READデータで構成される。Ｉ／Ｏインターフ
エイス３１は、コマンド送信源としてバスアダプ
タ２０を識別するTAG信号と共に、上記の検索
されたREADデータをＩ／Ｏバス３０に送信す
る用意をする。Ｉ／Ｏインターフエイス３１はそ
のバス要求ライン４６に信号を送る（第３Ｂ図の
時間Ｅ）。この優先順位が最も高い時に、コンソ
ール１５は、Ｉ／Ｏインターフエイスに組合わさ
れたバス許可ライン４７に信号を送る（第３Ｂ図
の時間Ｆ）。次いで、Ｉ／Ｏインターフエイスは、
バスアダプタ２０のTAG信号と共に、上記の検
索されたREADデータを情報ライン４０に送信
し始めそしてDCYCデータサイクルライン４２に
信号を送つて、データが送信されていることを指
示する（第３Ｂ図の時間Ｇ）。バスアダプタ２０
は、各データワードを受け取るたびにライン４５
に確認信号を送信してもよいし、このようにしな
くてもよい。

本発明によれば、Ｉ／Ｏバス３０を経て送られ
るREADデータ又はWRITEデータ並びにコマン
ド／アドレスに加えて、Ｉ／Ｏバス３０に接続さ
れたユニツトは、ライン４３を経て欠陥サイクル
信号FCYCを送信する間に欠陥もしくはエラー情
報をバスに送信する。特に、Ｉ／Ｏインターフエ
イス３２がコマンドを受け取つてこれを確認し、
そして内部回路に生じたエラーによつて、コマン
ドより要求された作動を実行できないと分つた場
合には、READデータを送信する第３Ｂ図のシ
ーケンス一但し、この場合は、データサイクル信
号DCYCではなくて欠陥サイクル信号FCYCを送
信する−を用いて、情報ライン４０に欠陥情報を
送信すると共に、最初にREADコマンドを送つ
たユニツトのライン４４にTAG信号を送信する。
欠陥サイクル情報を受け取るユニツトは、次い
で、再び作動を試みるといつた或る種のエラー復
帰作動を実行し、これにより、プロセツサ１０の
介在を必要とせずにエラー状態から復帰すること
ができる。

欠陥サイクル作動の詳細な説明については、
Ｉ／Ｏインターフエイス３１のブロツク図である
第４図と、Ｉ／Ｏインターフエイス３１の幾つか
の作動について説明したフローチヤートである第
５Ａ図、第５Ｂ図及び第５Ｃ図を参照されたい。

Ｉ／Ｏバス３０のライン４０及び４４からの情
報及びTAG信号は送信バツフア８０に受け取ら
れる（ステツプ100）。これらの信号並びにライン
４１，４２，４３及び５５のCACYC、DCYC、
FCYC及びパリテイ信号はパリテイチエツク装
置／信号発生器８１において適切なパリテイに対
してチエツクされる。パリテイが正しけれ、パリ
テイチエツク装置／信号発生器８１は受信パリテ
イ良好信号RCV PAK OKを発生し、これはコ
ントローラ８２へ送られる。次いで、このコント
ローラは確認信号ACKを発生し、これをライン
４５（第２図）に送信する（ステツプ101及び
102）。パリテイが正しくなければ、確認信号は送
られず（ステツプ103）、転送にエラーがあつたこ
とが指示される。

パリテイをチエツクするのに加えて、パリテイ
チエツク装置／信号発生器８１は１対のパリテイ
信号も発生し、その１つは情報信号を構成する信
号を網羅するものであり、そしてもう１つのパリ
テイ信号はTAG信号を構成する信号を網羅する
ものである。これらの信号、情報パリテイ信号
INF Ｐ及びタグパリテイ信号TAG Ｐは各々送
信バツフア８０へ送られ、これに記憶された各々
の情報及びTAG信号と共に記憶される（ステツ
プ102）。

１つの特定の実施例においては、送信バツフア
８０は、Ｉ／Ｏバス３０を経て行なわれる複数の
バス転送により行られる信号を記憶することがで
きる。この実施例では、送信バツフア８０は先入
れ先出しバツフアを構成し、情報及びTAG信号、
並びにパリテイチエツク装置／信号発生器８１か
らの当該パリテイ信号は、Ｉ／Ｏバス３０及びパ
リテイチエツク装置／信号発生器８１からこれら
情報及び信号を受ける入力端から、出力端へとシ
フトされる。これら信号が最終的に出力端に達し
た時には、パリテイ信号以外の全ての信号が送信
レジスタ８３にラツチされる（ステツプ104）。こ
の点において、Ｉ／Ｏインターフエイス３１はメ
モリバス１９を経て情報及びTAG信号を送信す
る用意をする。

送信バツフア８０からの情報及びTAG信号は、
送信バツフア８０に対応信号と共に記憶されたパ
リテイ信号と一緒に第２のパリテイチエツク装
置／信号発生器８４へも送られる。特に、送信バ
ツフアタグパリテイ信号XMT BFR TAG Ｐ及
び送信バツフア情報パリテイ信号XMT BFR
INF Ｐがパリテイチエツク装置／信号発生器８
４へ転送され、該信号発生器は情報及びTAG信
号を網羅する新たなパリテイ信号を形成し、この
新たに形成されたパリテイ信号を、送信バツフア
から受け取つたパリテイ信号XMT BFR TAG
Ｐ及びXMT BFR INF Ｐと比較する（ステツ
プ106）。もしこれらが同じであれば、これらのパ
リテイ信号は送信レジスタ８３へも送られ（ステ
ツプ107）そしてこれら信号は全てメモリバスを
経て送られる。

然し乍ら、新たに形成された情報パリテイ信号
が送信バツフア８０に記憶された情報パリテイ信
号と異なる場合には、情報ワード及びこれに対応
するパリテイ信号が送信バツフア８０を通してシ
フトされた時に情報フイールドにエラーが生じた
ことが指示される。この場合には、パリテイチエ
ツク製造／信号発生器８４は送信バツフアデータ
パリテイエラー信号XMT BFR DPEを発生し、
これはコントローラ８２へ送られる。

同様に、新たに形成されたタグパリテイが信号
が送信バツフア８０から受け取つた送信バツフア
タグパリテイ信号XMT BAG Ｐと異なる場合に
は、パリテイチエツク装置／信号発生器８４が送
信バツフアタグパリテイエラー信号XMT BFR
TPEを発生し、これもコントーローラ８２へ送
られる。従つてＩ／Ｏインターフエイス３１によ
り実行される作動は、XMT BFR TPE 信号
が発生されるかXMT BFR DPE信号が発生され
るかに基くと共に、コマンドがREADコマンド
であるかWRITEコマンドであるかに基いてい
る。

送信バツフアタグパリテイエラー信号XMT
BFR TPEが発生され、そしてコマンドが
WRITEコマンドである場合には、情報信号をメ
モリユニツト１１に記憶すべきであるから、エラ
ーが無視され、コントローラ８２は転送作動を進
めそして情報を送信レジスタ８３からメモリコン
ローラ１３へ送ることができる（ステツプ110）。

然し乍ら、読み取り作動の場合には、TAG信
号にエラーが生じると、READデータが、これ
を要求したユニツトに達しないようにされる。従
つて、コントローラ８２はエラーが生じたことを
指示する信号をメモリバス１９に送ると共に、診
断の目的でエラー指示をコンソール１５に送る
（ステツプ111）。

然し乍ら、パリテイチエツク装置／信号発生器
８４が送信バツフアデータパリテイエラー信号
XMT BFR DPEを発生して、情報フイールドに
エラーが生じたことを指示する場合には、コント
ローラ８２がメモリバス１９（第４図）にエラー
信号を送る（ステツプ112）。更に、コントローラ
８２は送信レジスタ８３内の情報ワードのビツト
３２及び３３を特定のコード−一実施例では
（OO）−にセツトさせる。このように変更される
と、情報ワードは、次いで、これに対応する
TAG信号及びライン４３のFCYC信号と共に、
Ｉ／Ｏバス３０の情報ライン４０に送られる。

Ｉ／Ｏバス３０に接続されていてライン４４の
TAG信号によつて識別されたユニツトはライン
４０から情報ワードを受け取る。このユニツトは
次いで転送を再び試みることができる。選択され
た回数で転送を試みた後に、Ｉ／Ｏインターフエ
イス３１が転送を完了できない場合にのみ、コマ
ンド送信ユニツトがプロセツサ１０に割り込み要
求を出すことになる。

Ｉ／Ｏインターフエイス３１が情報を首尾よく
送信しそしてTAGコマンドがREADコマンドで
ある場合には、メモリコントローラが、READ
データを返送する際に、このREADデータ及び
パリテイ信号（TAG及び情報信号を個々に網羅
する）と共に、TAG信号をＩ／Ｏインターフエ
イスへ返送する。これらの信号は受信バツフア８
５に受け取られて記憶される。

送信バツフア８０と同様に、受信バツフア８５
はパイプライン型作動を行なつて、メモリバスと
Ｉ／Ｏバス３０との間の転送にバツフア作用を与
えることができる（第５Ｃ図、ステツプ120）。記
憶された信号が受信バツフア８５の出力端に達す
ると、コントローラ８２はＩ／Ｏバス３０を経て
バス要求を出す。情報、TAG、受信バツフアタ
グパリテイRCV BFR TAG Ｐ及び受信バツフ
ア情報パリテイRCV BFR INF Ｐ信号はパリテ
イチエツク装置／信号発生器８６へ送られ、該信
号発生器はＩ／Ｏバス３０のライン５５（第２
図）を経て送られる単一のパリテイ信号を発生す
る。更に、パリテイチエツク装置／信号発生器８
４の場合と同様に、このパリテイチエツク装置／
信号発生器８６も、受信バツフア８５から受け取
つたTAG信号及び情報信号に各々基いてパリテ
イ信号を発生し、そしてこれを、受信バツフア８
５から受けたRCV BFR TAG Ｐ、RCV BFR
INF Ｐ、TAGパリテイ、及び情報パリテイ信号
と比較する。新たに形成されたパリテイ信号が
RCV BFR TAG Ｐ及びRCV BFR INF Ｐ信
号と同じである場合には、第３Ｂ図について上記
したようにコントローラ８２はＩ／Ｏバス３０を
経て転送を進める。

然し乍ら、いずれかの新たに形成されたパリテ
イ信号が受信バツフア８５から受けた各々のパリ
テイ信号と異なる場合には、Ｉ／Ｏインターフエ
イスにより行なわれる作動が、どのパリテイ信号
が異なるかによつて左右される。例えば、新たに
形成されたTAGパリテイ信号が受信バツフアタ
グパリテイ信号RCV BFR TAG Ｐと異なる場
合には、パリテイチエツク装置／信号発生器８６
が受信バツフアタブパリテイエラー信号RCV
BFR TPEを発生し、そしてコントローラ８２が
コンソール１５にエラー指示を与える（ステツプ
122）。というのは、その作動を開始したユニツト
即ちこの転送に対するコマンド送信ユニツトの認
識を送るために用意されたTAG信号をＩ／Ｏイ
ンターフエイスが確認できないからである。

然し乍ら、新たに形成された情報パリテイ信号
が受信バツフア情報パリテイ信号RCV BFR
INF Ｐと異なる場合には、パリテイチエツク装
置／信号発生器８６がRCV BFR DPE信号を発
生する。この場合、受信バツフア８５のTAG信
号はその転送に対するコマンド送信ユニツトを適
切に識別する。コントローラ８２は受信バツフア
８５の出力端に記憶されている情報信号のビツト
３２及び３３を（01）にセツトし、この変更され
た情報ワードを、これに対応するTAG信号及び
欠陥サイクル信号FCYCと共にＩ／Ｏバス３０に
送る（ステツプ123）。

ライン４３から欠陥サイクル信号FCYCを受け
取ると、TAG信号により識別されたコマンド送
信ユニツトはライン４０からの情報をラツチす
る。次いで、バスアダプタは選択された回数だけ
作動を試みる。Ｉ／Ｏインターフエイス３１がこ
の選択された回数の試みの間に作動を完了できな
い場合には、バスアダプタが割り込み信号を発生
する。然し乍ら、Ｉ／Ｏインターフエイス３１が
上記の指定された回数の試みの間に転送を首尾よ
く完了できる場合には、割り込み要求を出す必要
なく転送を完了できる。

本発明の更に別の特徴として、メモリコントロ
ーラ１３はメモリバス１９を介して欠陥サイクル
転送を開始させることもでき、これによりＩ／Ｏ
インターフエイス３１は欠陥サイクル転送として
Ｉ／Ｏバス３０に信号送信を行なう。メモリコン
トローラは、一つの特定の実施例においては、例
えば、記憶素子のないメモリ位置（存在しないメ
モリ位置）を表わすアドレスや、キヤツシデイレ
クトリに生じたエラーや、或いはメモリコントロ
ーラ１３に配置されたバツフアーＩ／Ｏインター
フエイス３１の送信バツフア８０及び受信バツフ
ア８５と同様のもの−に生じたデータパリテイエ
ラーに応答して、欠陥サイクル転送を開始させ
る。

特に、メモリコントローラ１３が、メモリバス
１９、Ｉ／Ｏインターフエイス３１、及びＩ／Ｏ
バス３０を経て欠陥サイクル転送を開始するプロ
セスを詳細に理解するため、メモリバス１９の一
つの特定実施例を構成するラインが示された第６
図を以下に説明する。

多数の信号、特にライン６０を経て送られるメ
モリバス情報信号MBUS TNF、ライン６１を
経て送られるメモリバスコマンド／アドレスサイ
クル信号MBUS CACYC、ライン６２を経て送
られるメモリバスデータサイクル信号MBUS
DCYC、ライン６３を経て送られるメモリバス欠
陥サイクル信号MBUS FCYC、及びライン６４
を経て送られるメモリバスタグ信号MBUS
TAGは、Ｉ／Ｏバス３０を経て送られる第２図
に示された対応情報及び信号CACYC、DCYC、
FCYC、及びTAGと実質的に同じである。更に、
メモリバス１９は、ライン６０を経て送られる信
号を網羅する情報パリテイ信号を伝送するライン
６５と、TAG信号を網羅するTAGパリテイ信号
を伝送するライン６６とを備えている。

情報を送るライン６０〜６６に加えて、メモリ
バス１９は２本の仲裁ラインを含んでおり、その
一方のライン７０はＩ／Ｏインターフエイス３１
からのメモリバス要求信号MBUS REOをメモリ
コントローラ１３へ送る。他方の仲裁ライン７１
はメモリコントローラ１３からのメモリバス許可
信号MBUS GRANTをＩ／Ｏインターフエイス
３１へ送り、これによりＩ／Ｏインターフエイス
は情報転送ライン６０〜６６を経て信号を送るこ
とができる。

更に、ライン７２を経て送られる複数の種々の
制御信号があり、これらクロツク信号、エラー信
号等を含む。

更に、Ｉ／Ｏインターフエイス３１はMBUS
FCYC GEN信号をライン６７に発生する。前記
したように、パリテイチエツク装置／信号発生器
８４によつてエラーが検出された時には−
WRITE作動中のTAGパリテイエラーを除く−、
コントローラ８２が欠陥サイクル発生信号
MBUS FCYC GENを発生し、メモリコントロ
ーラ１３にエラーの発生を指示する。

転送中にメモリバス１９を経て送られる信号
は、転送中にＩ／Ｏバス３０を経て送られる信号
（第３Ａ図及び第３Ｂ図に示す）と非常に良く似
ている。その相違は、先ず第１に、メモリコント
ローラ１３がライン６０を経ての情報転送時間全
体にわたりメモリバス許可信号MBUS GRANT
を信号発生状態に維持することと、そして第２
に、Ｉ／Ｏインターフエイス３１からもメモリコ
ントローラ１３からも確認信号が送られないこと
である。

Ｉ／Ｏインターフエイス３１がメモリコントロ
ーラ１３からライン６０を経て情報信号を受け取
ると、Ｉ／Ｏインターフエイスにより行なわれる
作動は、これがデータサイクル信号MBUS
DCYCを伴なうか或いは欠陥サイクル信号
MUBS FCYCを伴なうかによつて左右される。
メモリコントローラ１３はコマンド／アドレスサ
イクル信号MBUS CACYCをＩ／Ｏインターフ
エイスに送らない。Ｉ／Ｏインターフエイスが
MBUS DCYC信号を受けた場合には、該Ｉ／Ｏ
インターフエイスは情報を受信バツフア８５にラ
ツチしそして上記したように作動を続ける（エラ
ーが生じた場合には第５Ｃ図のステツプ120〜
123）。然し乍ら、メモリバス欠陥サイクル信号
MBUS FCYCがライン６３を経て受け取られた
場合には、この信号によりコントローラ８２が
Ｉ／Ｏバス３０を経て欠陥サイクル転送を開始さ
せる。コントローラ８２は、メモリバス１９から
の情報及びTAG信号と共に、Ｉ／Ｏバス３０の
ライン４３に欠陥サイクル信号FCYCを送る（第
５Ｃ図、ステツプ124）。

前記したように、Ｉ／Ｏインターフエイスはエ
ラー指示をコンソール１５へ直接送る。これらの
転送は主として欠陥サイクル転送ではなく、これ
は、例えば、TAGパリテイ信号エラーのために
Ｉ／Ｏインターフエイスが転送コマンド送信ユニ
ツトを識別できない場合に生じる。更に、コンソ
ール１５は、Ｉ／Ｏバス３０を介しての或る選択
された数の転送、特にライン４３（第２図）を経
て欠陥サイクル信号FCYCが送られるような転
送、を受けてこれを記憶するような円型バツフア
（図示せず）を備えてもよい。ステツプ112（第５
Ｂ図）及びステツプ123（第５Ｃ図）においてコン
トローラ８２が情報信号にコードを挿入すること
により、保守技術者はおそらくエラーの発生源で
あろうものを見分けることができる。特に、コン
ソール１５のバツフアに記憶された情報のビツト
３２及び３３が（０、０）にセツトされた場合に
は、保守技術者はエラー発生源がおそらく送信バ
ツフア８０（第５図）であると区別することがで
きる。然し乍ら、記憶されたビツト３２及び３３
が（01）にセツトされた場合には、保守技術者は
エラー発生源を受信バツフア８５であると区別す
ることができる。更に、メモリコントローラ１３
は、これによつて送られる情報のビツトを、こコ
ントローラで検出したエラーの発生源を識別する
ようにセツトすることができる。このようにし
て、エラー発生源をすばやく見分けることができ
る。

情報ワードをコマンド送信ユニツト、即ち欠陥
サイクル作動を招いたトランザクシヨンを開始さ
せたユニツト、へ戻すことにより、このユニツト
はエラーを招いた情報を識別しそしてこの情報を
送り直すことによつてエラー復帰を試みることが
できる。コマンド送信ユニツトは、エラーに関与
した情報を識別し、転送を繰り返すこともでき
る。

更に、本発明では、Ｉ／Ｏインターフエイス３
１がメモリコントローラ１３とのパイプライン作
動を容易に行なうことができ、即ち、本発明では
Ｉ／Ｏインターフエイス３１がＩ／Ｏバス３０に
取り付けられたユニツトから多数のメモリ要求を
受けることができると共に、メモリに記憶された
データ及び要求を発しているバスアダプタへ戻さ
れるデータの完全性を確保することができる。こ
れを実行しつつプロセツサ１０からの割り込み要
求を最少限にして、ユーザプログラムをより迅速
に処理することができる。

本発明をその特定の実施例に限定して以上に説
明したが、種々の基本構造を有するデータ処理シ
ステムにおいても或いは上記したものとは別の内
部回路を用いたシステムにおいても上記の目的及
び効果を全部或いはその幾つかを達成するように
して本発明を実施できることが明らかであろう。
それ故、本発明の精神及び範囲内に入るこのよう
な修正及び変更は全て特許請求の範囲に包含され
るものとする。

【図面の簡単な説明】

第１図は本発明により構成されたデジタルデー
タ処理システムのブロツク図、第２図は第１図に
示されたデジタルデータ処理システムを構成して
いる多数のユニツトを相互接続するバスの１つを
構成する種々のライン及びその対応信号を示す
図、第３Ａ図及び第３Ｂ図は第２図に示されたバ
スを介しての情報転送を詳細に示すタイミング
図、第４図は第２図及び第４図に示された両方の
バスに接続される第１図の１つのユニツトのブロ
ツク図、第５Ａ図、第５Ｂ図及び第５Ｃ図は第２
図に示されたバスを経て転送された情報の受信に
応答して第４図に示されたユニツトで行なわれる
作動を詳細に示すフローチヤート、そして第６図
は第１図に示されたデジタルデータ処理システム
を構成している多数のユニツトを相互接続するバ
スの他方を構成する種々のライン及びこの対応信
号を示す図である。 １０……中央処理ユニツト（プロセツサ）、１
１……メモリユニツト、１２……入出力ユニツ
ト、１４……メモリ構成体、１５……コンソー
ル、１６……デイスク駆動装置、１７……テープ
駆動装置、１９……メモリバス、２０，２１……
バスアダプタ、３０……Ｉ／Ｏバス、３１……
Ｉ／Ｏインターフエイス。

Claims (1)

1. 【特許請求の範囲】 １ バスによつて相互接続された複数のユニツト
   を含むデータ処理システムに結合され、欠陥サイ
   クル動作に関わるための入出力ユニツトにおい
   て、前記バスは、一番目に、コマンドおよびアド
   レスを転送し、二番目に、データを転送し、三番
   目に、欠陥情報を転送する複数の情報ライン４０
   と、一番目に、コマンド／アドレスサイクルを指
   定し、二番目に、データサイイクルを指定し、三
   番目に、欠陥サイクルを指定するサイクル識別ラ
   イン４１，４２，４３と、確認を転送する確認ラ
   イン４５とを含んでおり、前記入出力ユニツト
   は、 前記情報ライン４０および前記サイクル識別ラ
   イン４１，４２に結合され、コマンド／アドレス
   サイクル中に前記入出力ユニツトによつて受信さ
   れるコマンドおよびアドレス情報を記憶し且つデ
   ータサイクル中に前記入出力ユニツトによつて受
   信されるデータを記憶するバツフア手段８０と、 前記確認ライン４５に結合され、コマンド／ア
   ドレスサイクル中に前記入出力ユニツトによつて
   コマンドおよびアドレス情報が受信された後に、
   確認を送信してコマンドおよびアドレス情報の正
   しい受信を指示する確認手段８２と、 前記バツフア手段８０に結合され、コマンドお
   よびアドレス情報の正しい受信の後前記入出力ユ
   ニツトによるコマンドおよびアドレス情報の処理
   中にエラーが生じたか否かを判定するチエツク手
   段８４と、 前記チエツク手段８４および前記サイクル識別
   ライン４３に結合され、前記確認ライン４５に確
   認が送信された後、前記入出力ユニツトによるコ
   マンドおよびアドレス情報の処理中にエラーが生
   じたことを前記チエツク手段８４が判定したこと
   に応答して、前記サイクル識別ライン４３に欠陥
   サイクルを指定して欠陥サイクル動作を開始させ
   る欠陥サイクル開始手段８２と、 前記欠陥サイクル開始手段８２および情報ライ
   ン４０に結合され、前記サイクル識別ライン４３
   に欠陥サイクルが指定されたときに、前記情報ラ
   イン４０に欠陥情報を送信して前記入出力ユニツ
   トによるコマンドおよびアドレス情報の処理中に
   エラーが生じたことを指示する欠陥情報手段８３
   と を備えることを特徴とする入出力ユニツト。