JPS5844523A - インタ−フエイスアダプタ装置 - Google Patents
インタ−フエイスアダプタ装置Info
- Publication number
- JPS5844523A JPS5844523A JP56141907A JP14190781A JPS5844523A JP S5844523 A JPS5844523 A JP S5844523A JP 56141907 A JP56141907 A JP 56141907A JP 14190781 A JP14190781 A JP 14190781A JP S5844523 A JPS5844523 A JP S5844523A
- Authority
- JP
- Japan
- Prior art keywords
- interface
- data
- general
- output control
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子計算機にグラフィックディスプレイ等の種
々雑多な周辺装置を接続させるため該周辺装置と前記電
子計算機装置内の汎用入出力制御部との間のインターフ
ェイスの整合をとるためのインターフェイスアダプタ装
置に関する。
々雑多な周辺装置を接続させるため該周辺装置と前記電
子計算機装置内の汎用入出力制御部との間のインターフ
ェイスの整合をとるためのインターフェイスアダプタ装
置に関する。
従来、種々雑多な周辺装置を汎用入出力制御部を介して
電子計算機と接続させるシステムにおけるインターフェ
イスアダプタ回路の診断については１次のうちいずれか
の方式が行われている。
電子計算機と接続させるシステムにおけるインターフェ
イスアダプタ回路の診断については１次のうちいずれか
の方式が行われている。
（１） 汎用入出力制御部からの出力データをインタ
ーフェイスアダプタ回路のレシーバ回路で受信し、直ち
にドライバー回路を通して返送させ電子計算機側のメイ
ンメモリ上で送受信データを一致照合テストする。
ーフェイスアダプタ回路のレシーバ回路で受信し、直ち
にドライバー回路を通して返送させ電子計算機側のメイ
ンメモリ上で送受信データを一致照合テストする。
（２）汎用入出力制御部からの出力データを、インター
フェイスアダプタ装置内のデータレジスタに一旦セット
した後、別の命令を使ってデータレジスタの内容を読み
出し、電子計算機側のメインメモリ上で送受信データを
一致照合テストする。
フェイスアダプタ装置内のデータレジスタに一旦セット
した後、別の命令を使ってデータレジスタの内容を読み
出し、電子計算機側のメインメモリ上で送受信データを
一致照合テストする。
このような診断方式では、汎用入出力制御部を介して接
続される周辺装置に対し電子計算機が使用不能と造った
とき故障の切分けをしようとすると次の理由により困矯
となる。仮にインターフェイスアダプタ装置内の１周辺
装置肯のドライバーおよびレシーバ回路を含め１周辺装
置との間のインターフェイス上に故障がある場合には、
電子計算機を使った汎用入出力制御部およびインター７
エイスアダプタ装置のデータ折シ返しテストと、周辺装
置自身のローカルテストとを行っても故障を検出するこ
とが不可能となる。したがってこのような方式では、故
障解析およびその復旧に多大な労力を必要としている〇 本発ｌ１ｌＯ目的は上述の欠点を解決したインターフェ
イスアダプタ装置を提供することにある。
続される周辺装置に対し電子計算機が使用不能と造った
とき故障の切分けをしようとすると次の理由により困矯
となる。仮にインターフェイスアダプタ装置内の１周辺
装置肯のドライバーおよびレシーバ回路を含め１周辺装
置との間のインターフェイス上に故障がある場合には、
電子計算機を使った汎用入出力制御部およびインター７
エイスアダプタ装置のデータ折シ返しテストと、周辺装
置自身のローカルテストとを行っても故障を検出するこ
とが不可能となる。したがってこのような方式では、故
障解析およびその復旧に多大な労力を必要としている〇 本発ｌ１ｌＯ目的は上述の欠点を解決したインターフェ
イスアダプタ装置を提供することにある。
本願発明の装置は、電子計算機との間で情報を授受する
汎用入出力制御部と一方のインターフェイスと接続しか
つ周辺装置と他方のインター７エイスアダプタ装置にお
りて。
汎用入出力制御部と一方のインターフェイスと接続しか
つ周辺装置と他方のインター７エイスアダプタ装置にお
りて。
前記電子計算機から与えられる診断タスクを制御する診
断タスク制御手段と、 この診断タスク制御手段からのタイミング信号に応答し
て前記電子計算機から汎用入出力制御部を介して与えら
れる情報を格納する第１の情報格納手段と、 この第１の情報格納手段からの情報を前記周辺装置と接
続されたインターフェイスに４えルビ２イバー回路と該
ドライバー回路および該インターフェイスからの情報を
受は付けるレシーバ回路とを有するドライバーレシーバ
手段と、 前記診断タスク制御手段からのタイ建ング信号に応答し
て前記第１の情報格納手段から前記ドライバーレシーバ
手段を介して与えられる情報を格納する第２の情報格納
手段とを含む。
断タスク制御手段と、 この診断タスク制御手段からのタイミング信号に応答し
て前記電子計算機から汎用入出力制御部を介して与えら
れる情報を格納する第１の情報格納手段と、 この第１の情報格納手段からの情報を前記周辺装置と接
続されたインターフェイスに４えルビ２イバー回路と該
ドライバー回路および該インターフェイスからの情報を
受は付けるレシーバ回路とを有するドライバーレシーバ
手段と、 前記診断タスク制御手段からのタイ建ング信号に応答し
て前記第１の情報格納手段から前記ドライバーレシーバ
手段を介して与えられる情報を格納する第２の情報格納
手段とを含む。
次に本発明について図面を参照して詳細に説明する。
第１図を参照すると、本発明の一実施例を適用するシス
テムはインター７エイスアダプタ装置゛１、汎用入出力
制御ｉ２１周辺装置３、電子計算機４、およびメインメ
モリ５から構成されている。前記汎用入出力制御部２は
、電子計算機４およびメインメモリ５との間でなされる
複雑なバスインターフェイス動作を吸収し、グラフィッ
クディスプレイ等の種々雑多な周辺装置３に簡易なイン
ターフェイス動作を提供する装置である。この汎用入出
力制御部２を介して周辺装置３と接続するためには、さ
らに周辺装置３のインターフェイスと汎用入出力制御部
２のインターフェイスとの間の整合をとるためにインタ
ー７エイスアダプタ装置１が必要となる。このような接
続によシメインメモリ５と周辺装置３との間でデータ転
送を可能としている。
テムはインター７エイスアダプタ装置゛１、汎用入出力
制御ｉ２１周辺装置３、電子計算機４、およびメインメ
モリ５から構成されている。前記汎用入出力制御部２は
、電子計算機４およびメインメモリ５との間でなされる
複雑なバスインターフェイス動作を吸収し、グラフィッ
クディスプレイ等の種々雑多な周辺装置３に簡易なイン
ターフェイス動作を提供する装置である。この汎用入出
力制御部２を介して周辺装置３と接続するためには、さ
らに周辺装置３のインターフェイスと汎用入出力制御部
２のインターフェイスとの間の整合をとるためにインタ
ー７エイスアダプタ装置１が必要となる。このような接
続によシメインメモリ５と周辺装置３との間でデータ転
送を可能としている。
次に本発明の一実施例の詳細な構成を第２図を参照しな
がら説明する。
がら説明する。
第２図を参照すると１本発明の一実施例は診断タスタ制
御部１Ｇ、出力データレジスタ１１．入力データレジス
タ１２．双方向ドライバーレシーバ回路１３および１４
．ステータスレジスタ１５、入力データマルテプレク−
？１６およびパリティチェック回路ｌフおよび１８から
構成されている。
御部１Ｇ、出力データレジスタ１１．入力データレジス
タ１２．双方向ドライバーレシーバ回路１３および１４
．ステータスレジスタ１５、入力データマルテプレク−
？１６およびパリティチェック回路ｌフおよび１８から
構成されている。
次にこの実施例の動作を詳細に説明する。
前記診断タスク制御部１０は電子計算機４から。
診断タスク命令の受は付けに応答して、以下に述べる診
断用データの転送−御を実施する。メインメ４９５の内
に準備されている診断用データが汎扇入出カ制゛御部２
１介Ｌ−ｃイ□−７８イユア。
断用データの転送−御を実施する。メインメ４９５の内
に準備されている診断用データが汎扇入出カ制゛御部２
１介Ｌ−ｃイ□−７８イユア。
ブタ装置ｌＫ与えられる。この診断用データは該装置ｌ
の双方向ドライバーレシーバ手段路１４で受信され一旦
出力データレジスタ１１にセットされる。その後、さら
に周辺装置３との間のインター一バ回路１３に供給する
。周辺装置３とのインク−７エイス上に確定したこの診
断用データを続いて双方向ドライバー、レシーバ回路１
３を介して入力データレジスタ１２にセットする。この
ようにして周辺装置３とのインター７８イス上に確定し
九診断用データを入力データレジスタ１２にセ、トシた
後で入力データマルチプレクサ１６．双方向ドライバー
、レシーバ回路１４および汎用入出力制御部２を介して
メインメモリ５０指定領域に書き込むことができる。前
記診断タスク制御部ｌＯでは出力データレジスタ１１お
よび人力データレジスタ１２に対して診断用データのセ
ットタイミングを、また入力データマルチプレフナ１６
に対して入力データレジスタ１２からの診断用データを
汎用入出力制御部２に入力させるタイミングをそれぞれ
発生している。ステータスレジスタ１５には、パリティ
チェ、り回路１７および１８からパリティエラーの有無
を示す信号が入力されている。パリティチェ、り回路１
７は出力データレジスタ１１にセットされる診断用デー
タのパリティチェ、りを、またパリティチェック回路１
８蝶入力データレジスタ１２にセットされる診断データ
のパリティチェ、りをそれぞれ実施する。電子計算機４
に対しては、インターフェイスアダプタ装置１でパリテ
ィエラーが発生すれば、第２図には図示されていないが
、汎用入出力制御部２を介して割込・、を要求し１通知
することが可能である。この場合忙おいても診断タスク
制御部１０では、入力データマルチプレクサ１６に対し
て、ステータスレジスタ１５からのステータスを汎用入
出力制御部２に入力させ−るタイミングを発生している
。以上のようにインターフェイスアダプタ装置１と周辺
装置３とのインターフェイス上に、メインメモリ５から
読み出された診断用データを確定させた後で折り返させ
て電子計算機４側のメインメモリ５で診断用データの一
致照合テストすること（より１周辺装置３との完全な切
り分はテストが可能となる。また、不一致の場合につい
て４゜インターフェイスアダプタ装ｆ１から、異常ステ
ータスの報告を受けとることにより、インターフ８イス
アダプタ装置１のどの部分で異常が発生しているか容易
に判断できる。
の双方向ドライバーレシーバ手段路１４で受信され一旦
出力データレジスタ１１にセットされる。その後、さら
に周辺装置３との間のインター一バ回路１３に供給する
。周辺装置３とのインク−７エイス上に確定したこの診
断用データを続いて双方向ドライバー、レシーバ回路１
３を介して入力データレジスタ１２にセットする。この
ようにして周辺装置３とのインター７８イス上に確定し
九診断用データを入力データレジスタ１２にセ、トシた
後で入力データマルチプレクサ１６．双方向ドライバー
、レシーバ回路１４および汎用入出力制御部２を介して
メインメモリ５０指定領域に書き込むことができる。前
記診断タスク制御部ｌＯでは出力データレジスタ１１お
よび人力データレジスタ１２に対して診断用データのセ
ットタイミングを、また入力データマルチプレフナ１６
に対して入力データレジスタ１２からの診断用データを
汎用入出力制御部２に入力させるタイミングをそれぞれ
発生している。ステータスレジスタ１５には、パリティ
チェ、り回路１７および１８からパリティエラーの有無
を示す信号が入力されている。パリティチェ、り回路１
７は出力データレジスタ１１にセットされる診断用デー
タのパリティチェ、りを、またパリティチェック回路１
８蝶入力データレジスタ１２にセットされる診断データ
のパリティチェ、りをそれぞれ実施する。電子計算機４
に対しては、インターフェイスアダプタ装置１でパリテ
ィエラーが発生すれば、第２図には図示されていないが
、汎用入出力制御部２を介して割込・、を要求し１通知
することが可能である。この場合忙おいても診断タスク
制御部１０では、入力データマルチプレクサ１６に対し
て、ステータスレジスタ１５からのステータスを汎用入
出力制御部２に入力させ−るタイミングを発生している
。以上のようにインターフェイスアダプタ装置１と周辺
装置３とのインターフェイス上に、メインメモリ５から
読み出された診断用データを確定させた後で折り返させ
て電子計算機４側のメインメモリ５で診断用データの一
致照合テストすること（より１周辺装置３との完全な切
り分はテストが可能となる。また、不一致の場合につい
て４゜インターフェイスアダプタ装ｆ１から、異常ステ
ータスの報告を受けとることにより、インターフ８イス
アダプタ装置１のどの部分で異常が発生しているか容易
に判断できる。
本発明においては、汎用入出力制御部を介して接続され
る周辺装置が電子計算機から使用不能になったとき周辺
装置側の故障か否かを切り分けることができる。仁のた
め、故障解析が非常に効果的にでき、すみやかに復旧さ
せる等障害対策上に大きな効果を発揮する。
る周辺装置が電子計算機から使用不能になったとき周辺
装置側の故障か否かを切り分けることができる。仁のた
め、故障解析が非常に効果的にでき、すみやかに復旧さ
せる等障害対策上に大きな効果を発揮する。
４、図面の簡単な説明 ・
第１図は本発明が適用されるシステムを示す図および第
２図は本発明の一実施例を示す図である。
２図は本発明の一実施例を示す図である。
Claims (1)
- 【特許請求の範囲】 電子計算機との間で情報の授受をする汎用人出力制御部
と一方のインタフェイスと接続しかつ周辺装置と他方の
インターフェイスと接続するインタフ−７エイスアダプ
タ装置において。 前記電子計算機から与えられる診断タスクを制御する診
断タスク制御手段と、 この診断タスク制御手段からのタイミング信号に応答し
て前記電子計算機から汎用入出力制御部を介して与えら
れる情報を格納する第１の情報格納手段と、 この第１の情報格納手段からの情報を前記周辺装置と接
続されたインターフェイスに与えるドライバー回路と該
ドライバー回路および該インターフェイスからの情報を
受は付けるレシーノく回路とを有するドライバーレど−
バ手段と。 前記診断タスク制御手段からのタイミング信号に応答し
て前記ｌｌ１１の情報格納手段から前記ドライバーレシ
ーバ手段を介して与えられる情報を格納する第２の情報
格納手段とを含むことを特徴とするインク７エイスアダ
プタ装置０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141907A JPS5844523A (ja) | 1981-09-09 | 1981-09-09 | インタ−フエイスアダプタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141907A JPS5844523A (ja) | 1981-09-09 | 1981-09-09 | インタ−フエイスアダプタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5844523A true JPS5844523A (ja) | 1983-03-15 |
Family
ID=15302928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56141907A Pending JPS5844523A (ja) | 1981-09-09 | 1981-09-09 | インタ−フエイスアダプタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844523A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01162961A (ja) * | 1987-12-18 | 1989-06-27 | Fujitsu Ltd | 入出力装置インタフェース診断方式 |
| JPH0331954A (ja) * | 1989-06-29 | 1991-02-12 | Fujitsu Ltd | チャネル処理方式 |
| US7297066B2 (en) | 2004-11-29 | 2007-11-20 | Toyo Tire & Rubber Co., Ltd. | Resin joint boot |
| US7582020B2 (en) | 2003-09-19 | 2009-09-01 | Nok Corporation | Boot for universal joint |
-
1981
- 1981-09-09 JP JP56141907A patent/JPS5844523A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01162961A (ja) * | 1987-12-18 | 1989-06-27 | Fujitsu Ltd | 入出力装置インタフェース診断方式 |
| JPH0331954A (ja) * | 1989-06-29 | 1991-02-12 | Fujitsu Ltd | チャネル処理方式 |
| US7582020B2 (en) | 2003-09-19 | 2009-09-01 | Nok Corporation | Boot for universal joint |
| US7297066B2 (en) | 2004-11-29 | 2007-11-20 | Toyo Tire & Rubber Co., Ltd. | Resin joint boot |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3916177A (en) | Remote entry diagnostic and verification procedure apparatus for a data processing unit | |
| US4429362A (en) | Data buffer operating in response to computer halt signal | |
| JPS6226734B2 (ja) | ||
| US4025767A (en) | Testing system for a data processing unit | |
| JPS5844523A (ja) | インタ−フエイスアダプタ装置 | |
| US3579200A (en) | Data processing system | |
| JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
| JPS6032374B2 (ja) | デ−タ伝送装置 | |
| JP3291729B2 (ja) | 二重化計算機システム | |
| JPS6055457A (ja) | チヤネルアダプタ診断方式 | |
| JP2645021B2 (ja) | バス異常検査システム | |
| JPH01155452A (ja) | データ処理システムの接続確認方式 | |
| JPS60106247A (ja) | 送受信回路の診断方式 | |
| JPS5847055B2 (ja) | 情報処理装置の故障診断方法 | |
| JPS58121459A (ja) | 電子計算機のサ−ビスプロセツサ | |
| JPH01313772A (ja) | 自動車用電子装置の故障診断支援装置 | |
| JPS60245348A (ja) | 伝送制御システムの診断方法 | |
| JPS62214446A (ja) | インタフエ−ス診断装置 | |
| JPH06290070A (ja) | ケーブル誤接続検出方式 | |
| JPS62539B2 (ja) | ||
| JPS6019271A (ja) | デ−タ・チヤネル装置 | |
| GB2093235A (en) | Improvements in or relating to circuit arrangements for simulating peripheral units of electronic processors | |
| JPS627582B2 (ja) | ||
| JPS59221131A (ja) | デ−タ伝送ステ−シヨン | |
| JPS61262343A (ja) | 遠方監視制御装置 |