JPS62539B2 - - Google Patents
Info
- Publication number
- JPS62539B2 JPS62539B2 JP57002425A JP242582A JPS62539B2 JP S62539 B2 JPS62539 B2 JP S62539B2 JP 57002425 A JP57002425 A JP 57002425A JP 242582 A JP242582 A JP 242582A JP S62539 B2 JPS62539 B2 JP S62539B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- output
- switching means
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
この発明は、マイクロコンピユータCPUによ
り論理演算処理されるデータをスイツチング手段
及びレシーバを介して外部バス（たとえばインス
ツルメント・バス）へ入出力するようにしたデイ
ジタル信号伝送システムにおいて、スイツチング
手段及びレシーバと外部バスとの間にバス切替手
段を介挿せしめ、マイクロコンピユータによりス
イツチング手段及びレシーバの動作状態を監視す
ると共に、故障や不具合が検出された場合には、
スイツチング手段及びレシーバをバス切替手段に
より外部バスから切り離して遮断するようにした
バス診断装置に関する。
り論理演算処理されるデータをスイツチング手段
及びレシーバを介して外部バス（たとえばインス
ツルメント・バス）へ入出力するようにしたデイ
ジタル信号伝送システムにおいて、スイツチング
手段及びレシーバと外部バスとの間にバス切替手
段を介挿せしめ、マイクロコンピユータによりス
イツチング手段及びレシーバの動作状態を監視す
ると共に、故障や不具合が検出された場合には、
スイツチング手段及びレシーバをバス切替手段に
より外部バスから切り離して遮断するようにした
バス診断装置に関する。
第１図は従来のデイジタル信号伝送システムの
構成例を示すものであり、大規模プラント等のプ
ロセス制御において、各制御所に配置されたプロ
セス制御装置８０及び９０には、CPU1，ROM2
及びRAM3などが設置されると共に、CPU1によ
り論理演算処理されたデータが出力ポート４に保
持され、その出力がドライバ５、抵抗６及びトラ
ンジスタ７を介して外部バスEXBへ送出される
ようになつている。そして、外部バスEXBに送
出されたデータは、レシーバ８を介して入力ポー
ト９に一時的に保持された後、内部バスINBを介
してCPU1に転送されるようになつている。な
お、ドライバ５、抵抗６及びトランジスタ７でス
イツチング手段を形成している。このように、従
来のデイジタル信号伝送システムでは、スイツチ
ング手段及びレシーバ８を直接外部バスEXBへ
持続して、CPU1が必要とする入出力データを伝
送制御するようにしている。しかして、スイツチ
ング手段は外部バスEXBの終端抵抗１０にトラ
ンジスタ７を介してワイアード・オア接続されて
おり、レシーバ８は外部バスEXBの２線の電位
を比較して入力データ「Ｈ」，「Ｌ」レベルを判定
するようになつている。したがつて、かかるデイ
ジタル信号伝送システムでは、ワイアード・オア
接続されるトランジスタ７又はこれを駆動するド
ライバ５あるいは出力ポート４がアクテイブ状態
で故障すると、抵抗１０の他端は絶えず回路系の
コモンＣに接続されてしまい、外部バスEXBの
データ伝送機能が麻痺すると共に、プロセス制御
装置８０及び９０の故障検出が容易でなく、リア
ルタイムのプラント等を保守することが非常に困
難となる欠点があつた。よつて、この発明の目的
は上述の如き欠点のないバス診断装置を提供する
ことにある。
構成例を示すものであり、大規模プラント等のプ
ロセス制御において、各制御所に配置されたプロ
セス制御装置８０及び９０には、CPU1，ROM2
及びRAM3などが設置されると共に、CPU1によ
り論理演算処理されたデータが出力ポート４に保
持され、その出力がドライバ５、抵抗６及びトラ
ンジスタ７を介して外部バスEXBへ送出される
ようになつている。そして、外部バスEXBに送
出されたデータは、レシーバ８を介して入力ポー
ト９に一時的に保持された後、内部バスINBを介
してCPU1に転送されるようになつている。な
お、ドライバ５、抵抗６及びトランジスタ７でス
イツチング手段を形成している。このように、従
来のデイジタル信号伝送システムでは、スイツチ
ング手段及びレシーバ８を直接外部バスEXBへ
持続して、CPU1が必要とする入出力データを伝
送制御するようにしている。しかして、スイツチ
ング手段は外部バスEXBの終端抵抗１０にトラ
ンジスタ７を介してワイアード・オア接続されて
おり、レシーバ８は外部バスEXBの２線の電位
を比較して入力データ「Ｈ」，「Ｌ」レベルを判定
するようになつている。したがつて、かかるデイ
ジタル信号伝送システムでは、ワイアード・オア
接続されるトランジスタ７又はこれを駆動するド
ライバ５あるいは出力ポート４がアクテイブ状態
で故障すると、抵抗１０の他端は絶えず回路系の
コモンＣに接続されてしまい、外部バスEXBの
データ伝送機能が麻痺すると共に、プロセス制御
装置８０及び９０の故障検出が容易でなく、リア
ルタイムのプラント等を保守することが非常に困
難となる欠点があつた。よつて、この発明の目的
は上述の如き欠点のないバス診断装置を提供する
ことにある。
以下にこの発明を説明する。
この発明は、第１図に対応させて第２図に示す
ように、CPU1から出力されるデータを保持する
データ出力手段としての出力ポート４と、出力デ
ータを外部バスEXBへ送出するための出力ポー
ト４に接続されたスイツチング手段と、外部バス
EXBからレシーバ８を介して入力データを受信
するデータ入力手段としての入力ポート９とを具
備してデータを送受信するシステムのバス診断装
置に関し、スイツチング手段及びレシーバ８を外
部バスEXBに接続又は遮断せしめるバス切替器
２７と、スイツチング手段のオンオフ状態を検出
してCPU1へ入力するスイツチングデータ入力手
段としての比較器２３及び入力ポート２４とを設
けたものである。しかして、バス切替器２７はた
とえばリレーで成つており、オンオフ接点２７Ｋ
を有し、比較器２３の一端は抵抗２０を介してコ
モンＣに接続されたトランジスタ７のエミツタに
接続されると共に、他端には抵抗２１及び２２を
介して基準値Ｖrが入力されるようになつてい
る。また、バス切替器２７は内部バスINBに接続
された出力ポート２５と、ドライバ２６とで駆動
されるようになつている。なお、１００はプロセ
ス制御装置を示すものであり、プロセス制御装置
２００以下についても全く同様である。また、こ
の例においてはドライバ５、抵抗６、トランジス
タ７及び抵抗２０でスイツチング手段を形成して
いる。
ように、CPU1から出力されるデータを保持する
データ出力手段としての出力ポート４と、出力デ
ータを外部バスEXBへ送出するための出力ポー
ト４に接続されたスイツチング手段と、外部バス
EXBからレシーバ８を介して入力データを受信
するデータ入力手段としての入力ポート９とを具
備してデータを送受信するシステムのバス診断装
置に関し、スイツチング手段及びレシーバ８を外
部バスEXBに接続又は遮断せしめるバス切替器
２７と、スイツチング手段のオンオフ状態を検出
してCPU1へ入力するスイツチングデータ入力手
段としての比較器２３及び入力ポート２４とを設
けたものである。しかして、バス切替器２７はた
とえばリレーで成つており、オンオフ接点２７Ｋ
を有し、比較器２３の一端は抵抗２０を介してコ
モンＣに接続されたトランジスタ７のエミツタに
接続されると共に、他端には抵抗２１及び２２を
介して基準値Ｖrが入力されるようになつてい
る。また、バス切替器２７は内部バスINBに接続
された出力ポート２５と、ドライバ２６とで駆動
されるようになつている。なお、１００はプロセ
ス制御装置を示すものであり、プロセス制御装置
２００以下についても全く同様である。また、こ
の例においてはドライバ５、抵抗６、トランジス
タ７及び抵抗２０でスイツチング手段を形成して
いる。
このような構成において、通常のデイジタル情
報伝送モードでは、CPU1から出力された送信デ
ータが出力ポート４に保持され、その出力がドラ
イバ５及びトランジスタ７その他で成るスイツチ
ング手段を経てバス切替器２７の接点２７Ｋに入
力され、そのオン接点で上記送信データか外部バ
スEXBへ出力される。一方、CPU1によるスイツ
チング手段の診断モードでは、先ずCPU1から出
力ポート４にトランジスタ７のオフデータがセツ
トされ、抵抗２０の両端に生じるエミツタ電位が
抵抗２１及び２２で分圧された基準値Ｖrと共に
比較器２３に入力され、トランジスタ７の動作状
態が比較器２３によりチエツクされる。そして、
トランジスタ７がオフ状態であればエミツタ電位
が基準値Ｖrよりも小さく、比較器２３の出力は
たとえば「Ｌ」レベルとなつており、データ送信
回路は正常動作しているとCPU1により診断され
る。しかして、トランジスタ７がオン状態の場合
には、エミツタ電位が基準値Ｖrより高くなるの
で、比較器２３の出力がたとえば「Ｈ」レベルと
なり、データ送信回路のエラー情報として入力ポ
ート２４及び内部バスINBを介してCPU1にフイ
ードバツクされる。かくしてエラー情報が検出さ
れると、CPU1から出力ポート２５にバス切替器
２７の駆動信号が出力され、ドライバ２６により
電力増幅された信号がバス切替器２７に入力され
ることによつてその接点２７Ｋがオフとなり、ス
イツチング手段及びレシーバ８で構成されたデー
タ送受信回路は外部バスEXBから完全に遮断さ
れる。このように、トランジスタ７のエミツタ電
位を比較器２３で基準値Ｖrと比較することによ
つて、ドライバ５又はトランジスタ７の誤動作を
検出することができると共に、バス切替器２７を
作動せしめてプロセス制御装置１００を外部バス
EXBから遮断することにより他の機器の誤動作
を防止することができる。
報伝送モードでは、CPU1から出力された送信デ
ータが出力ポート４に保持され、その出力がドラ
イバ５及びトランジスタ７その他で成るスイツチ
ング手段を経てバス切替器２７の接点２７Ｋに入
力され、そのオン接点で上記送信データか外部バ
スEXBへ出力される。一方、CPU1によるスイツ
チング手段の診断モードでは、先ずCPU1から出
力ポート４にトランジスタ７のオフデータがセツ
トされ、抵抗２０の両端に生じるエミツタ電位が
抵抗２１及び２２で分圧された基準値Ｖrと共に
比較器２３に入力され、トランジスタ７の動作状
態が比較器２３によりチエツクされる。そして、
トランジスタ７がオフ状態であればエミツタ電位
が基準値Ｖrよりも小さく、比較器２３の出力は
たとえば「Ｌ」レベルとなつており、データ送信
回路は正常動作しているとCPU1により診断され
る。しかして、トランジスタ７がオン状態の場合
には、エミツタ電位が基準値Ｖrより高くなるの
で、比較器２３の出力がたとえば「Ｈ」レベルと
なり、データ送信回路のエラー情報として入力ポ
ート２４及び内部バスINBを介してCPU1にフイ
ードバツクされる。かくしてエラー情報が検出さ
れると、CPU1から出力ポート２５にバス切替器
２７の駆動信号が出力され、ドライバ２６により
電力増幅された信号がバス切替器２７に入力され
ることによつてその接点２７Ｋがオフとなり、ス
イツチング手段及びレシーバ８で構成されたデー
タ送受信回路は外部バスEXBから完全に遮断さ
れる。このように、トランジスタ７のエミツタ電
位を比較器２３で基準値Ｖrと比較することによ
つて、ドライバ５又はトランジスタ７の誤動作を
検出することができると共に、バス切替器２７を
作動せしめてプロセス制御装置１００を外部バス
EXBから遮断することにより他の機器の誤動作
を防止することができる。
また、この発明の他の実施例を第２図に対応さ
せて示す第３図において、計時装置WDT２８は
CPU1に結合されて外部バスEXBに入出力される
送受信データの応答時間を監視するようになつて
おり、その出力TCが出力ポート２５の出力と共
にオア回路２９に入力され、このオア回路２９の
出力がドライバ２６に入力されるようになつてい
る。このような構成のデイジタル信号伝送システ
ムでは、上述と同様にしてデータ送信回路を構成
するドライバ５又はトランジスタ７のエラー情報
が比較器２３その他で構成された送信データ監視
装置で検出されると共に、CPU1の動作が計時装
置２８により常に監視されているので、CPU1が
暴走した場合にも計時装置２８から作動信号TC
が出力され、オア回路２９及びドライバ２６を経
てバス切替器２７の接点２７Ｋがオフされ、プロ
セス制御装置１００が外部バスEXBから自動的
に遮断されるようになつている。かくして、この
装置によればドライバ５、トランジスタ７の故障
した場合や、CPU1が暴走した場合にもプロセス
制御装置１００を確実に外部バスEXBから切り
離し、他のプロセス制御機器間のデータ伝送を円
滑に進めることができる。
せて示す第３図において、計時装置WDT２８は
CPU1に結合されて外部バスEXBに入出力される
送受信データの応答時間を監視するようになつて
おり、その出力TCが出力ポート２５の出力と共
にオア回路２９に入力され、このオア回路２９の
出力がドライバ２６に入力されるようになつてい
る。このような構成のデイジタル信号伝送システ
ムでは、上述と同様にしてデータ送信回路を構成
するドライバ５又はトランジスタ７のエラー情報
が比較器２３その他で構成された送信データ監視
装置で検出されると共に、CPU1の動作が計時装
置２８により常に監視されているので、CPU1が
暴走した場合にも計時装置２８から作動信号TC
が出力され、オア回路２９及びドライバ２６を経
てバス切替器２７の接点２７Ｋがオフされ、プロ
セス制御装置１００が外部バスEXBから自動的
に遮断されるようになつている。かくして、この
装置によればドライバ５、トランジスタ７の故障
した場合や、CPU1が暴走した場合にもプロセス
制御装置１００を確実に外部バスEXBから切り
離し、他のプロセス制御機器間のデータ伝送を円
滑に進めることができる。
さらに、第２図に対応させて示す第４図の実施
例において、プロセス制御装置１００には出力ポ
ート３０及びドライバ３１を介して点灯される表
示装置としてのランプ３２が設けられており、ド
ライバ５又はトランジスタ７の故障が検出された
場合、このことをCPU1により出力ポート３０及
びドライバ３１を介してランプ３２を点灯して表
示するようになつている。これによつても同様の
送信データ回路の誤動作をチエツクすることが可
能である。また、他の構成例としてはランプ３２
の代わりに接点出力を設け、中央制御所等に誤動
作情報を伝送してシステムの保守性を高めるよう
にすることも可能である。
例において、プロセス制御装置１００には出力ポ
ート３０及びドライバ３１を介して点灯される表
示装置としてのランプ３２が設けられており、ド
ライバ５又はトランジスタ７の故障が検出された
場合、このことをCPU1により出力ポート３０及
びドライバ３１を介してランプ３２を点灯して表
示するようになつている。これによつても同様の
送信データ回路の誤動作をチエツクすることが可
能である。また、他の構成例としてはランプ３２
の代わりに接点出力を設け、中央制御所等に誤動
作情報を伝送してシステムの保守性を高めるよう
にすることも可能である。
なお、上述の説明ではバス切替器２７としてリ
レーを使用してきたが、特に第５図に示すような
トランスフア接点タイプのリレーをバス切替器２
７Ａとして使用すると、伝送ドライバ５、トラン
ジスタ７等の誤動作が検出された場合、プロセス
制御装置１００を外部バスEXBから切り離した
後、内部データ・ループだけを利用してデータ送
信回路の自動診断を行なうことができるので、デ
イジタル信号伝送システムの信頼性を一段と高め
ることが可能となる。
レーを使用してきたが、特に第５図に示すような
トランスフア接点タイプのリレーをバス切替器２
７Ａとして使用すると、伝送ドライバ５、トラン
ジスタ７等の誤動作が検出された場合、プロセス
制御装置１００を外部バスEXBから切り離した
後、内部データ・ループだけを利用してデータ送
信回路の自動診断を行なうことができるので、デ
イジタル信号伝送システムの信頼性を一段と高め
ることが可能となる。
以上説明したように、この発明のバス診断装置
では、外部バスとこれに接続するスイツチング手
段及びレシーバとの間にバス切替器を介挿せしめ
ているので、個々のプロセス制御装置で故障が検
出された場合、該当するプロセス制御装置を外部
バスから自動的に切り離すことができると共に、
他のプロセス制御装置間のデータ伝送を円滑に進
めることが可能である。また、故障箇所の自己診
断や故障表示を外部に出力できるので保守性が向
上すると共に、システム全体の信頼性を高めるこ
とができる利点を有している。
では、外部バスとこれに接続するスイツチング手
段及びレシーバとの間にバス切替器を介挿せしめ
ているので、個々のプロセス制御装置で故障が検
出された場合、該当するプロセス制御装置を外部
バスから自動的に切り離すことができると共に、
他のプロセス制御装置間のデータ伝送を円滑に進
めることが可能である。また、故障箇所の自己診
断や故障表示を外部に出力できるので保守性が向
上すると共に、システム全体の信頼性を高めるこ
とができる利点を有している。
第１図は従来のデイジタル信号伝送システムの
一例を示すブロツク構成図、第２図〜第５図はそ
れぞれこの発明の一実施例を示すブロツク構成図
である。 １……マイクロコンピユータCPU、４，２
５，３０……出力ポート、５，２６，３１……ド
ライバ、７……トランジスタ、８……レシーバ、
９，２４……入力ポート、２３……比較器、２
７，２７Ａ……バス切替器、２８……計時装置、
２９……オア回路、８０，９０，１００，２００
……プロセス制御装置。
一例を示すブロツク構成図、第２図〜第５図はそ
れぞれこの発明の一実施例を示すブロツク構成図
である。 １……マイクロコンピユータCPU、４，２
５，３０……出力ポート、５，２６，３１……ド
ライバ、７……トランジスタ、８……レシーバ、
９，２４……入力ポート、２３……比較器、２
７，２７Ａ……バス切替器、２８……計時装置、
２９……オア回路、８０，９０，１００，２００
……プロセス制御装置。
Claims (1)
- 【特許請求の範囲】 １ マイクロコンピユータから出力されるデータ
を保持するデータ出力手段と、前記出力データを
バスへ送出するための前記データ出力手段に接続
されたスイツチング手段と、前記バスからレシー
バを介して入力データを受信するデータ入力手段
とを具備してデータを送受信するシステムにおい
て、前記スイツチング手段及びレシーバを前記バ
スに接続又は遮断せしめるバス切替手段と、前記
スイツチング手段の作動状態を検出して前記マイ
クロコンピユータへ入力するスイツチングデータ
入力手段とを設け、前記スイツチングデータ入力
手段により前記スイツチング手段の故障が検出さ
れた場合には、前記マイクロコンピユータから出
力される制御信号により前記バス切替手段を作動
せしめ、前記スイツチング手段及びレシーバを前
記バスから遮断するようにしたことを特徴とする
バス診断装置。 ２ 前記マイクロコンピユータと前記バス切替手
段との間に計時装置を介挿し、前記バスから所定
の時間内に応答信号が返信されない場合には、前
記バス切替手段を作動させて、前記スイツチング
手段及びレシーバを前記バスから遮断するように
したことを特徴とする特許請求の範囲第１項記載
のバス診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57002425A JPS58119024A (ja) | 1982-01-11 | 1982-01-11 | バス診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57002425A JPS58119024A (ja) | 1982-01-11 | 1982-01-11 | バス診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58119024A JPS58119024A (ja) | 1983-07-15 |
| JPS62539B2 true JPS62539B2 (ja) | 1987-01-08 |
Family
ID=11528895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57002425A Granted JPS58119024A (ja) | 1982-01-11 | 1982-01-11 | バス診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58119024A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342750A (ja) * | 1989-07-11 | 1991-02-22 | Nec Corp | バス占有監視方式 |
| JPH07119994A (ja) * | 1993-10-28 | 1995-05-12 | Nec Corp | リサイクルダクトシステム |
-
1982
- 1982-01-11 JP JP57002425A patent/JPS58119024A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58119024A (ja) | 1983-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5594646A (en) | Method and apparatus for self-diagnosis for an electronic control system for vehicles | |
| CN112740121A (zh) | 用于车辆的控制架构 | |
| JPS62539B2 (ja) | ||
| JPH02191031A (ja) | 情報処理装置 | |
| JPS5844523A (ja) | インタ−フエイスアダプタ装置 | |
| JPS6220585B2 (ja) | ||
| JP3031050B2 (ja) | 故障診断装置 | |
| JPH0733079Y2 (ja) | 空気調和機の制御装置 | |
| JPH0282345A (ja) | マルチプロセッサシステムの暴走停止方法及びその方法を用いた装置 | |
| JP2591862B2 (ja) | 電源制御信号変換装置 | |
| JPS6224354A (ja) | デユプレツクス計算機システム | |
| JPS6333411Y2 (ja) | ||
| JP2728500B2 (ja) | 時刻データ同値化方式 | |
| JPH04172249A (ja) | 臨床検査装置 | |
| JP2981010B2 (ja) | 防災監視装置の端末制御方式 | |
| JPH03167610A (ja) | システム故障監視装置 | |
| JPH0652075A (ja) | 通信エミュレータ装置 | |
| JPH053486A (ja) | データ伝送システム | |
| JPS60245348A (ja) | 伝送制御システムの診断方法 | |
| JPS6121535A (ja) | 診断・障害処理システム | |
| JPS5987558A (ja) | リセツト方式 | |
| JPH0370418B2 (ja) | ||
| JPH0414896B2 (ja) | ||
| JPS5918741B2 (ja) | 自動診断方式 | |
| JPH0344250A (ja) | 通信制御方式 |