JPS58119024A - バス診断装置 - Google Patents
バス診断装置Info
- Publication number
- JPS58119024A JPS58119024A JP57002425A JP242582A JPS58119024A JP S58119024 A JPS58119024 A JP S58119024A JP 57002425 A JP57002425 A JP 57002425A JP 242582 A JP242582 A JP 242582A JP S58119024 A JPS58119024 A JP S58119024A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- switching means
- data
- output
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、マイクロコンピュータ（ＣＰＵ ）により
論理演算処理されるデータをスイッチング手段及びレシ
ーバを介して外部バス（たとえばインスツルメント・バ
ス）へ入出力するようにしたディジタル信号伝送システ
ムにおいて、スイッチング手段及びレシーバと外部バス
との間にバス切替手段を介挿せしめ、マイクロコンピュ
ータによりスイッチング手段及びレシーバの動作状態を
監視すると共に、故障や不具合が検出された場合には、
スイッチング手段及びレシーバをバス切替手段により外
部バスから切り離して遮断するようにしたバス診断装置
に関する。
論理演算処理されるデータをスイッチング手段及びレシ
ーバを介して外部バス（たとえばインスツルメント・バ
ス）へ入出力するようにしたディジタル信号伝送システ
ムにおいて、スイッチング手段及びレシーバと外部バス
との間にバス切替手段を介挿せしめ、マイクロコンピュ
ータによりスイッチング手段及びレシーバの動作状態を
監視すると共に、故障や不具合が検出された場合には、
スイッチング手段及びレシーバをバス切替手段により外
部バスから切り離して遮断するようにしたバス診断装置
に関する。
第１図は従来のディジタル信号伝送システムの構成例を
示すものであり、大規模プラント等のプルセス制御にお
いて、各制御所に配置されたプロセス制御装置８０及び
９０には、ＣＰＵＩ 、 ＲＯＭ２及びＲＡＢｉ１３な
どが設置されると共に、ＣＰＵＩにより論理演算処理さ
れたデータが出力ポート４に保持され、その出力がドラ
イバ５．抵抗６及びトラ／ジスタフを介して外部バスＤ
ωへ送出されるようｋなっている。そして、外部バスＤ
ωに送出されたデータは、レシーバ８を介して入力ボー
ト９忙一時的に保持された後、内部バスＩＮＢを介して
ＣＰＵＩ Ｋ転送されるようになっている。なお、ドラ
イバ５．抵抗６及びトランジスタ７でスイッチング手段
を形成している。このように、従来のディジタル信号伝
送システムでは、スイッチング手段及びレシーバ８を直
接外部バスＤωへ持続して、ＣＰＵＩが必要とする入出
力データを伝送制御するようＫしている。しかして、ス
イッチング手段は外部バスＤ出の終端抵抗１０にトラン
ジスタ７を介してワイアード・オア接続されており、レ
シーバ８は外部バスＤ＄の２！１の電位を比較して入力
データｒＨＪ 、ｒＬｊレベルを判定するようＫなって
いる。したがって、かかるディジタル信号伝送システム
では、ワイアード・オア接続されるトランジスタ７又は
これを駆動するドライバ５あるいは出力）Ｊ、−ト４が
アクティブ状態で故障すると、抵抗１０の他端は絶えず
回路系のコモンＣに接続されてしまい、外部バスＥ）０
３のデータ伝送機能が麻痺すると共に１プロセス制御装
置８０及び９０の故障検出が容易でなく、リアルタイム
のプラント等を保守することが非常に困難となる欠点が
あった。
示すものであり、大規模プラント等のプルセス制御にお
いて、各制御所に配置されたプロセス制御装置８０及び
９０には、ＣＰＵＩ 、 ＲＯＭ２及びＲＡＢｉ１３な
どが設置されると共に、ＣＰＵＩにより論理演算処理さ
れたデータが出力ポート４に保持され、その出力がドラ
イバ５．抵抗６及びトラ／ジスタフを介して外部バスＤ
ωへ送出されるようｋなっている。そして、外部バスＤ
ωに送出されたデータは、レシーバ８を介して入力ボー
ト９忙一時的に保持された後、内部バスＩＮＢを介して
ＣＰＵＩ Ｋ転送されるようになっている。なお、ドラ
イバ５．抵抗６及びトランジスタ７でスイッチング手段
を形成している。このように、従来のディジタル信号伝
送システムでは、スイッチング手段及びレシーバ８を直
接外部バスＤωへ持続して、ＣＰＵＩが必要とする入出
力データを伝送制御するようＫしている。しかして、ス
イッチング手段は外部バスＤ出の終端抵抗１０にトラン
ジスタ７を介してワイアード・オア接続されており、レ
シーバ８は外部バスＤ＄の２！１の電位を比較して入力
データｒＨＪ 、ｒＬｊレベルを判定するようＫなって
いる。したがって、かかるディジタル信号伝送システム
では、ワイアード・オア接続されるトランジスタ７又は
これを駆動するドライバ５あるいは出力）Ｊ、−ト４が
アクティブ状態で故障すると、抵抗１０の他端は絶えず
回路系のコモンＣに接続されてしまい、外部バスＥ）０
３のデータ伝送機能が麻痺すると共に１プロセス制御装
置８０及び９０の故障検出が容易でなく、リアルタイム
のプラント等を保守することが非常に困難となる欠点が
あった。
よって、この発明の目的は上述の如き欠点のないバス診
断装置を提供することにある。
断装置を提供することにある。
以下にこの発明を説明する。
この発明は、第１図に対応させて第２図に示すように、
ＣＰＵＩから出力されるデータを保持するデータ出力
手段としての出力ポート４と、出力データを外部バスＷ
へ送出するための出力ポート４に接続されたスイッチン
グ手段と、外部バスリωからレジ−／（８を介して入力
データを受信するデータ入力手段としての入力ポート９
とを具備してデータを送受信するシステムのバス診断装
置に関し、スイッチング手段及びレシーバ８を外部バス
リωに接続又は遮断せしめるバス切替器ｌと、スイッチ
ング手段のオンオフ状態を検出してＣＰＵＩへ入力する
スイッチングデータ入力手段としての比較器ｎ及び入カ
ポ−）２４とを設けたものである８しかして、バス切替
器ｎはたとえばリレーで成っており、オンオフ接点２７
Ｋを有し、比較器おの一端は抵抗加を介してコモンＣに
接続されたトランジスタ７のエミッタに接続されると共
に、他端には抵抗２１及びηを介して基準値Ｖｒが入力
されるようＫなっている。また、バス切替器４は内部バ
スＩＮＢ ）ｃ＊絖された出力ポート５と、ドライバ％
とで駆動されるようＫなっている。なお、１００はプロ
セス制御装置を示すものであり、プロセス制御装置２０
０以下についても全く同様である。また。
ＣＰＵＩから出力されるデータを保持するデータ出力
手段としての出力ポート４と、出力データを外部バスＷ
へ送出するための出力ポート４に接続されたスイッチン
グ手段と、外部バスリωからレジ−／（８を介して入力
データを受信するデータ入力手段としての入力ポート９
とを具備してデータを送受信するシステムのバス診断装
置に関し、スイッチング手段及びレシーバ８を外部バス
リωに接続又は遮断せしめるバス切替器ｌと、スイッチ
ング手段のオンオフ状態を検出してＣＰＵＩへ入力する
スイッチングデータ入力手段としての比較器ｎ及び入カ
ポ−）２４とを設けたものである８しかして、バス切替
器ｎはたとえばリレーで成っており、オンオフ接点２７
Ｋを有し、比較器おの一端は抵抗加を介してコモンＣに
接続されたトランジスタ７のエミッタに接続されると共
に、他端には抵抗２１及びηを介して基準値Ｖｒが入力
されるようＫなっている。また、バス切替器４は内部バ
スＩＮＢ ）ｃ＊絖された出力ポート５と、ドライバ％
とで駆動されるようＫなっている。なお、１００はプロ
セス制御装置を示すものであり、プロセス制御装置２０
０以下についても全く同様である。また。
この例においてはドライバ５．抵抗６．トランジスタ７
及び抵抗加でスイッチング手段を形成している。
及び抵抗加でスイッチング手段を形成している。
このような構成において、通常のディジタル情報伝送モ
ードでは、ＣＰＵＩから出力された送信データが出力ポ
ート４に保持され、その出力がドライバ５及びトランジ
スタ７その他で成るスイッチング手段を経てパス切替器
υの接点２７ＫＫ入力され、そのオン接点で上記送信デ
ータが外部バスＤωへ出力される。一方、ＣＰＵＩ Ｋ
よるスイッチング手段の診断モードでは、先ずＣＰＵＩ
から出ナポート４にトランジスタ７のオフデータがセッ
トされ、抵抗笈の両端に生じるエミッタ電位が抵抗４及
びｎで分圧された基準値■、と共に％軟量ＺＫ入力され
、トランジスタ７の動作状１１示比較器るによりチェッ
クされる。そして、トランジスタ７がオフ状態であれば
エミッタ電位が基準値ｖｒよりも小さく、比較器乙の出
力はたとえば「Ｌ」レベルとなっており、データ送信回
路は正常動作しているとＣＰＵＩ ｋより診断される。
ードでは、ＣＰＵＩから出力された送信データが出力ポ
ート４に保持され、その出力がドライバ５及びトランジ
スタ７その他で成るスイッチング手段を経てパス切替器
υの接点２７ＫＫ入力され、そのオン接点で上記送信デ
ータが外部バスＤωへ出力される。一方、ＣＰＵＩ Ｋ
よるスイッチング手段の診断モードでは、先ずＣＰＵＩ
から出ナポート４にトランジスタ７のオフデータがセッ
トされ、抵抗笈の両端に生じるエミッタ電位が抵抗４及
びｎで分圧された基準値■、と共に％軟量ＺＫ入力され
、トランジスタ７の動作状１１示比較器るによりチェッ
クされる。そして、トランジスタ７がオフ状態であれば
エミッタ電位が基準値ｖｒよりも小さく、比較器乙の出
力はたとえば「Ｌ」レベルとなっており、データ送信回
路は正常動作しているとＣＰＵＩ ｋより診断される。
しかして、トランジスタ７がオン状態の場合には、エミ
ッタ電位が基準値■、より高くなるので、比較器ｎの出
力がたとえばｒＨＪレベルとなり、データ送信回路のエ
ラー情報として入力ホートラ及び内部バスＩＮＢを介し
てＣＰｏｌにフィードバックされる。
ッタ電位が基準値■、より高くなるので、比較器ｎの出
力がたとえばｒＨＪレベルとなり、データ送信回路のエ
ラー情報として入力ホートラ及び内部バスＩＮＢを介し
てＣＰｏｌにフィードバックされる。
かくしてエラー情報が検出されると、ＣＰＵＩから出カ
ポ−）２５にバス切替器ｎの駆動信号が出力され、ドラ
イバ％により電力増幅された信号がバス切替器２７に入
力されることによってその接点２７Ｋがオフとなり、ス
イッチング手段及びレシーバ８で構成されたデータ送受
信回路は外部バスＤωから完全Ｋｉｌ断される。このよ
うに、トランジスタ７のエンツタ電位を比較器幻で基準
値Ｖｒ と比較することによって、ドライバ５又はト
ランジスタ７の誤動作を検出することができると共に、
バス切替器ｎを作動せしめてプロセス制御装置１ｏｏを
外部バスＥＸＢから遮断することにより他の機器の誤動
作を防止することができる。
ポ−）２５にバス切替器ｎの駆動信号が出力され、ドラ
イバ％により電力増幅された信号がバス切替器２７に入
力されることによってその接点２７Ｋがオフとなり、ス
イッチング手段及びレシーバ８で構成されたデータ送受
信回路は外部バスＤωから完全Ｋｉｌ断される。このよ
うに、トランジスタ７のエンツタ電位を比較器幻で基準
値Ｖｒ と比較することによって、ドライバ５又はト
ランジスタ７の誤動作を検出することができると共に、
バス切替器ｎを作動せしめてプロセス制御装置１ｏｏを
外部バスＥＸＢから遮断することにより他の機器の誤動
作を防止することができる。
また、この発明の他の実施例を第２図に対応させて示す
第３Ｅにおいて、計時装＠ （ｌ１ＶＤＴ ）公はＣＰ
ＵＩ ｋ結合されて外部バスＤωに入出力される送受信
データの応答時間を監視するようになっており、その出
力ＴＣが出力ボート乙の出力と共にオア回路２９に入力
され、とのオア回路四の田゛力がドライバかに入力され
るようになっている。このような構成のディジタル信号
伝送システムでは、上述と同様にしてデータ送信回路を
構成するドライバ５又はトランジスタ７のエラー情報が
比較器るその他°で構成された送信データ監視装置で検
出されると共に、ＣＰＵ １の動作が計時装置２８によ
り常に監視されているので、ＣＰＵＩが暴走した場合に
も計時装置列から作動信号ＴＣが出力され、オア回路四
及びドライバ部を経てバス切替器４の接点２７Ｋがオフ
され、プ四セス制御装［１１００が外部バスＤωから自
動的に遮断されるようになっている。かくして、この装
置によればドライバ５．トランジスタ７の故障した場合
や、ＣＰＵ １が暴走した場合にもプロセス制御装置１
００を確実に外部バスＤ■から切り離し、他のプロセス
制御機器間のデータ伝送を円？’ｌＫ進めることができ
る。
第３Ｅにおいて、計時装＠ （ｌ１ＶＤＴ ）公はＣＰ
ＵＩ ｋ結合されて外部バスＤωに入出力される送受信
データの応答時間を監視するようになっており、その出
力ＴＣが出力ボート乙の出力と共にオア回路２９に入力
され、とのオア回路四の田゛力がドライバかに入力され
るようになっている。このような構成のディジタル信号
伝送システムでは、上述と同様にしてデータ送信回路を
構成するドライバ５又はトランジスタ７のエラー情報が
比較器るその他°で構成された送信データ監視装置で検
出されると共に、ＣＰＵ １の動作が計時装置２８によ
り常に監視されているので、ＣＰＵＩが暴走した場合に
も計時装置列から作動信号ＴＣが出力され、オア回路四
及びドライバ部を経てバス切替器４の接点２７Ｋがオフ
され、プ四セス制御装［１１００が外部バスＤωから自
動的に遮断されるようになっている。かくして、この装
置によればドライバ５．トランジスタ７の故障した場合
や、ＣＰＵ １が暴走した場合にもプロセス制御装置１
００を確実に外部バスＤ■から切り離し、他のプロセス
制御機器間のデータ伝送を円？’ｌＫ進めることができ
る。
さらに、第２図に対応させて示す第４図の実施例におい
て、プロセス制御装置１００には出力ボートＩ及びドラ
イバ３１を介して点灯される表示装置としてのランプ諺
が設けられており、ドライバ５又はトランジスタ７の故
障が検出された場合、このことをＣＰＵ １により出カ
ポ−）３０及びドライバ３１を介してランプ＆を点灯し
て表示するよ５になっている。これＫよっても同様の送
信データ回路の誤動作をチェックすることが可能である
。また、他の構成例としてはランプ敦の代わりに接点出
方を設け、中央制御所等に誤動作情報を伝−送してシス
テムの保守性を高めるようｋすることも可能である。
て、プロセス制御装置１００には出力ボートＩ及びドラ
イバ３１を介して点灯される表示装置としてのランプ諺
が設けられており、ドライバ５又はトランジスタ７の故
障が検出された場合、このことをＣＰＵ １により出カ
ポ−）３０及びドライバ３１を介してランプ＆を点灯し
て表示するよ５になっている。これＫよっても同様の送
信データ回路の誤動作をチェックすることが可能である
。また、他の構成例としてはランプ敦の代わりに接点出
方を設け、中央制御所等に誤動作情報を伝−送してシス
テムの保守性を高めるようｋすることも可能である。
なお、上述の説明ではバス切替器４としてリレーを使用
してきたか、％に第５図に示すようなトランスファ接点
タイプのリレーをバス切替器２７Ａとして使用すると、
伝送ドライバ５．トランジスタ７等の誤動作が検出され
た場合、プロセス制御装置１００を外部バスｇωから切
り離した後、内部データ・ループだけを利用してデータ
送信回路の自動診断を行なうことができるので、ディジ
タル信号伝送システムの信頼性を一段と高めることが可
能となる。
してきたか、％に第５図に示すようなトランスファ接点
タイプのリレーをバス切替器２７Ａとして使用すると、
伝送ドライバ５．トランジスタ７等の誤動作が検出され
た場合、プロセス制御装置１００を外部バスｇωから切
り離した後、内部データ・ループだけを利用してデータ
送信回路の自動診断を行なうことができるので、ディジ
タル信号伝送システムの信頼性を一段と高めることが可
能となる。
以上説明したように、この発明のバス診断装置では、外
部バスとと、れに接続するスイッチング手段及びレシー
バとの間にバス切替器を介挿せしめているので、個々の
プロセス制御装置で故障が検出された場合、該尚するプ
ロセス制御装置を外部バスから゛自動的に切り離すこと
ができると共に、他のプロセス制御装置間のデータ伝送
を円滑に進めることが可能である。また、故障箇所の自
己診断や故Ｓ表示を外部に出力できるので保守性が向上
すると共に、システム全体の信頼性を高めることができ
る利点を有している。
部バスとと、れに接続するスイッチング手段及びレシー
バとの間にバス切替器を介挿せしめているので、個々の
プロセス制御装置で故障が検出された場合、該尚するプ
ロセス制御装置を外部バスから゛自動的に切り離すこと
ができると共に、他のプロセス制御装置間のデータ伝送
を円滑に進めることが可能である。また、故障箇所の自
己診断や故Ｓ表示を外部に出力できるので保守性が向上
すると共に、システム全体の信頼性を高めることができ
る利点を有している。
第１図は従来のディジタル信号伝送システムの一例を示
すブロック構成図、第２図〜第５図はそれぞれこの発明
の一実施例を示すブロック構成図である。 １・・・マイクロコンピュータ（ＣＰＵ ）、４，２５
゜（資）・・・出力ポート、５ 、２６ 、３１・・・
ドライバ、７・・・トランジスタ、８・・・レシーバ、
９，２４・・・入力ボート、羽・・・比較器、２７．２
７Ａ・・・パス切替器、銘・・・計時装置、９・・・オ
ア回路、８０ 、９０ 、 Ｚｏｏ 、 ２００・・・
プロセス制御装置。
すブロック構成図、第２図〜第５図はそれぞれこの発明
の一実施例を示すブロック構成図である。 １・・・マイクロコンピュータ（ＣＰＵ ）、４，２５
゜（資）・・・出力ポート、５ 、２６ 、３１・・・
ドライバ、７・・・トランジスタ、８・・・レシーバ、
９，２４・・・入力ボート、羽・・・比較器、２７．２
７Ａ・・・パス切替器、銘・・・計時装置、９・・・オ
ア回路、８０ 、９０ 、 Ｚｏｏ 、 ２００・・・
プロセス制御装置。
Claims (1)
- 【特許請求の範囲】 １、 マイクロコンピュータから出力されるデータを
保持するデータ出力手段と、前記出力データをバスへ送
出するための前記データ出力手段に接続されたスイッチ
ング手段と、前記バスからレシーバを介して入力データ
を受信するデータ入力手段とを具備してデータを送受信
するシステムにおいて、前記スイッチング手段及びレシ
ーバを前記バスに接続又は遮断せしめるバス切替手段と
、前記スイッチング手段の作動状態を検出して前記マイ
クロコンピュータへ入力するスイッチングデータ入力手
段とを設け、前記スイッチングデータ入力手段により前
記スイッチング手段の故障が検出された場合には、前記
マイクロコンピュータから出力される制御信号により前
記バス切替手段を作動せしめ、前記スイッチング手段及
びレシーバを前記バスから遮断するようにしたことを特
徴とするバス診断装置。 ２、前記マイクロコンピュータと前記バス切替手段との
関に計時装置を介挿し、前記バスから所定の時間内に応
答信号が返信されない場合忙は、前記バス切替手段を作
動させて、前記スイッチング手段及びレシーバを前記バ
スから遮断するようＫしたことを特徴とする特許請求の
範囲第１現記゛載゛のバス診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57002425A JPS58119024A (ja) | 1982-01-11 | 1982-01-11 | バス診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57002425A JPS58119024A (ja) | 1982-01-11 | 1982-01-11 | バス診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58119024A true JPS58119024A (ja) | 1983-07-15 |
| JPS62539B2 JPS62539B2 (ja) | 1987-01-08 |
Family
ID=11528895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57002425A Granted JPS58119024A (ja) | 1982-01-11 | 1982-01-11 | バス診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58119024A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342750A (ja) * | 1989-07-11 | 1991-02-22 | Nec Corp | バス占有監視方式 |
| JPH07119994A (ja) * | 1993-10-28 | 1995-05-12 | Nec Corp | リサイクルダクトシステム |
-
1982
- 1982-01-11 JP JP57002425A patent/JPS58119024A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342750A (ja) * | 1989-07-11 | 1991-02-22 | Nec Corp | バス占有監視方式 |
| JPH07119994A (ja) * | 1993-10-28 | 1995-05-12 | Nec Corp | リサイクルダクトシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62539B2 (ja) | 1987-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01293450A (ja) | 障害装置特定システム | |
| JPS58119024A (ja) | バス診断装置 | |
| JP2538876B2 (ja) | 共通バス構造を持つデ−タ処理装置 | |
| JP3472891B2 (ja) | 制御通信システム | |
| CN113939467B (zh) | 用于连接人员运送设备的控制装置的装置 | |
| JPS63181001A (ja) | 故障診断装置 | |
| JPH09223444A (ja) | 補助リレー駆動回路 | |
| JPS57164346A (en) | Duplex system microcomputer device | |
| JPH0370418B2 (ja) | ||
| JPS5987558A (ja) | リセツト方式 | |
| JPH06202702A (ja) | 制御装置 | |
| JPH0282345A (ja) | マルチプロセッサシステムの暴走停止方法及びその方法を用いた装置 | |
| JPS6224354A (ja) | デユプレツクス計算機システム | |
| JPS6121535A (ja) | 診断・障害処理システム | |
| JPS63314939A (ja) | データ伝送システムにおける異常検出方法 | |
| JP2006269213A (ja) | ケーブル誤接続検出方式 | |
| JPH05250195A (ja) | 情報処理システムのヘルスチェック制御方式 | |
| JPS5918741B2 (ja) | 自動診断方式 | |
| JPH0417050A (ja) | ワンチップマイクロコンピュータ | |
| JPH0679298B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPS6146647A (ja) | デ−タ伝送システム | |
| JPH04359166A (ja) | ケーブル接続状態診断装置 | |
| HU180016B (hu) | Berendezés számítógépek központi egységéhez kapcsolt kiegészítő egységek üzembiztonságának ellenőrzésére | |
| JPS63231656A (ja) | 共通バスシステム | |
| JPS58121853A (ja) | デ−タ伝送システム |