JPH06202702A

JPH06202702A - 制御装置

Info

Publication number: JPH06202702A
Application number: JP69393A
Authority: JP
Inventors: Kiyoharu Inao; 清春稲生; Shunsuke Hayashi; 俊介林
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1993-01-06
Filing date: 1993-01-06
Publication date: 1994-07-22
Anticipated expiration: 2014-10-18
Also published as: JP2964810B2

Abstract

(57)【要約】【目的】制御出力回路が故障しても確実に出力の遮断
を行うと共に、トランジェント特性に対する設計が簡易
に行える制御装置を提供すること。【構成】フィールド側で取り扱うアナログ信号と、演
算回路２０で取り扱うディジタル信号とのすり合わせを
行うため、Ａ／Ｄ変換器２１とＤ／Ａ変換器２２が設け
られ、フィールド側や出力回路１０に故障が発生したと
きは出力正常フラグ２３が変化して、電源動作指令フラ
グ３３により出力回路の出力停止が行われ、演算回路２
０の故障は演算正常フラグ２４とウォッチドッグタイマ
３５により検知され、演算回路２０と監視回路３０の間
の通信異常は判別回路３２で行われ、演算回路２０とシ
ステム側との接続は、システムインターフェイス部４０
により行い、故障を検知して遮断の必要が発生したとき
はインターフェイス接続フラグ３４が動作する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はセンサ等のフィールド機
器と計装室等に設置された中央制御装置との間に介在す
る制御装置に係り、特に制御装置に故障が発生した場合
の信頼性向上の改良に関する。

【０００２】

【従来の技術】工業用の制御装置は、例えば本出願人の
提案に係る実開平２−５１４９３号公報に開示されてい
るようにセンサからの信号をディジタル化するＡ／Ｄ変
換器と、これをアナログ通信回線用にアナログ化するＤ
／Ａ変換器を有しており、演算にはμプロセッサを用い
ている。そして、μプロセッサの動作状態を監視する場
合は、特開昭６１−１５１７０２号公報に開示されてい
るようにＷＤＴ（ウォッチ・ドッグ・タイマ）を用いて
いる。図６はこのような従来装置の構成ブロック図であ
る。フィールドには、流量計や圧力計等のセンサが設置
されていると共に、弁等の操作端が設けられている。シ
ステムには、各検出端で検出した信号を読みだし、或い
は各操作端の動作状態を表示してプラント全体の運転状
態を監視する中央制御装置が設けられている。制御装置
はフィールドとシステムの間に介在するもので、システ
ム側からの具体的な命令に従って担当するフィールド機
器を制御している。このような用途では石油等の危険物
を取り扱う関係で、信号線には絶縁が施されている。

【０００３】ところで、制御装置では故障発生時や通電
開始時における外部に対する影響を最小限に抑える、い
わゆるフェールセーフ設計を採用する必要がある。具体
的には、通電時の内部不確定状態でのマスク機能、制御
機器を構成する電子回路のどこで故障が発生しても出力
に接続されたフィールド機器に異常な制御出力を行わ
ず、またシステム側のバスを閉塞せず故障を局所化する
こと、並びにフィールド機器の故障がシステム全体へ損
傷を与えないこと等がある。

【０００４】そこで、図６の装置ではＷＤＴ等によりμ
プロセッサの異常検出を行い、異常検出をしたときはμ
プロセッサと制御出力やシステムとの接続を遮断する。
また通電時の内部の不確定状態をフィールドやシステム
に出さないため、トランジェント特性を重視した設計を
行う。またフィールド機器側とシステム側の間は絶縁機
能を持たせることで、フィールド機器のリーク故障等の
システム全体への波及を防止している。

【０００５】

【発明が解決しようとする課題】しかし、制御出力を担
当する出力段トランジスタの故障検出を出力電圧を監視
して行う場合には、トランジスタが導通状態で故障して
しまうと、出力の遮断を行うことが出来なくなるという
課題があった。またトランジェント特性を重視した設計
は、各論理素子の論理状態を把握する必要があるため、
煩雑になるという課題があった。本発明はこのような課
題を解決したもので、制御出力回路が故障しても確実に
出力の遮断を行うと共に、トランジェント特性に対する
設計が簡易に行える制御装置を提供することを目的とす
る。

【０００６】

【課題を解決するための手段】このような目的を達成す
る本発明は、電源回路１２から電力の供給を受けて、フ
ィールド側に電圧信号若しくは電流信号を出力する出力
回路１０と、Ａ／Ｄ変換器２１により当該出力回路の出
力信号をディジタル信号に変換して入力し、Ｄ／Ａ変換
器２２により出力指令値をアナログ信号に変換して出力
回路に送ると共に、この出力指令値をシステム側から送
られた指令値若しくは予め定められた制御規範に従って
算出すると共に、出力設定値と出力回路の出力信号とが
一致しているか表示する出力正常フラグ２３と、予め定
められた演算を行って自機が正常に演算を行っているか
の判断結果を表示する演算正常フラグ２４と、これら出
力正常フラグと演算正常フラグのデータを含む通信フレ
ームを送信するステータス通信部２５を有する演算回路
２０と、このステータス通信により送信されたデータを
格納するレジスタ３１と、このレジスタに格納される通
信フレームに過誤があるか検証する判別器３２と、この
判別器が当該通信フレームの正当性を認めると共に送信
された出力正常フラグと演算正常フラグのデータがいず
れも正常を表示しているとき前記電源回路の出力回路に
対する給電を許可する電源動作指令フラグ３３と、この
判別器が当該通信フレームの正当性を認めると共に送信
された演算正常フラグのデータが正常を表示していると
きセットされるインターフェイス接続フラグ３４と、こ
の判別器が当該通信フレームの正当性を認めるときリセ
ット動作を行うと共に、所定時間以上リセット動作が行
われないときは電源動作指令フラグ並びにインターフェ
イス接続フラグをリセットするウォッチドッグタイマ３
５を有する監視部３０と、この演算部とシステムとを接
続するシステムインターフェイス部４０と、を具備し、
このシステムインターフェイス部はインターフェイス接
続フラグがセットされていることを停止条件として前記
演算部からシステム側への通信要求を認可している。

【０００７】

【作用】本発明において、フィールド側で取り扱うアナ
ログ信号と、演算回路で取り扱うディジタル信号とのす
り合わせを行うため、Ａ／Ｄ変換器とＤ／Ａ変換器が設
けられている。フィールド側や出力回路に故障が発生し
たときは出力正常フラグが変化して、電源動作指令フラ
グにより出力回路の出力停止が行われる。演算回路の故
障は演算正常フラグとウォッチドッグタイマにより検知
され、フィールド側とシステム側のいずれに対しても遮
断が行われる。演算回路と監視回路の間の通信異常は判
別回路で行われ、故障を検知したときはフィールド側と
システム側のいずれに対しても遮断が行われる。システ
ム側との接続は、システムインターフェイス部により行
い、故障を検知して遮断の必要が発生したときはインタ
ーフェイス接続フラグが動作する。

【０００８】

【実施例】以下図面を用いて、本発明を説明する。図１
は本発明の一実施例を示す構成ブロック図、図２は監視
部３０の詳細を説明する構成ブロック図である。図にお
いて、出力回路１０はフィールド側に電圧信号若しくは
電流信号を出力するもので、４〜２０ｍＡや１〜５Ｖ等
のアナログ計装信号が用いられている。電源回路１２は
出力回路１０に動作用電力を供給するもので、電源動作
指令フラグ３３からの信号によりオンオフされる。内部
電源１４は演算回路２０等に給電するもので、電源動作
指令フラグ３３によらず給電して、制御装置自体の動作
を継続可能にしている。

【０００９】演算回路２０は一般的なμプロセッサとＲ
ＯＭ、ＲＡＭ等を有するものである。Ａ／Ｄ変換器２１
は、出力回路１０の出力信号をディジタル信号に変換し
て演算回路に入力する。Ｄ／Ａ変換器２２は、演算回路
２０の出力指令値をアナログ信号に変換して出力回路１
０に送る。演算回路２０では、この出力指令値をシステ
ム側から送られた指令値若しくは予め定められた制御規
範（プログラム）に従って算出している。出力正常フラ
グ２３は、出力設定値と出力回路１０の出力信号とが一
致しているか表示するもので、これにより出力回路１０
のトランジスタの故障やフィールド機器の短絡故障等を
検出している。演算正常フラグ２４は、予め定められた
自己診断用の演算を行って演算回路２０自体が正常に演
算を行っているかの判断結果を表示し、これにより演算
回路２０自体の故障を検知する。ステータス通信部２５
は、出力正常フラグ２３と演算正常フラグ２４のデータ
を含む通信フレームを送信するもので、併せてエラーチ
ェックコードをふすことで相手側に通信フレームが正確
に送られたか検証する機会を与えている。また、このス
テータス通信部２５は定周期で動作を行い、随時故障を
発見する態勢にある。

【００１０】監視部３０は、演算回路２０からのステー
タス通信に基づいて制御装置全体に故障がないか識別
し、故障が発生したときはその影響を局所化する対策を
とる。レジスタ３１は、ステータス通信部２５からのス
テータス通信により送信されたデータを格納する。判別
器３２は、レジスタ３１に格納される通信フレームに過
誤があるか検証するもので、具体的にはエラーチェック
コードにより行う。電源動作指令フラグ３３は、判別器
３２が通信フレームの正当性を認めると共に送信された
出力正常フラグ２３と演算正常フラグ２４のデータがい
ずれも正常を表示しているとき電源回路１２の出力回路
１０に対する給電を許可する。インターフェイス（Ｉ／
Ｆ）接続フラグ３４は、判別器３２が通信フレームの正
当性を認めると共に送信された演算正常フラグ２４のデ
ータが正常を表示しているときセットされる。ウォッチ
ドッグタイマ３５は、判別器３２が通信フレームの正当
性を認めるときリセット動作を行うと共に、所定時間以
上リセット動作が行われないときは電源動作指令フラグ
３３並びにインターフェイス接続フラグ３４をリセット
する。

【００１１】システムインターフェイス部４０は、演算
部２０とシステムとを接続するもので、システム側で使
用されるものがシリアルバス、パラレルバス等のディジ
タル信号や４〜２０ｍＡや１〜５Ｖ等のアナログ計装信
号かに応じて定められる。システムインターフェイス部
４０は、インターフェイス接続フラグ３４がセットされ
ていることを停止条件として、演算部２０からシステム
側への通信要求を認可している。尚、電源回路１２と内
部電源１４はフィールド側とシステム側を絶縁する機能
を有している。

【００１２】このように構成された装置の動作を次に説
明する。図３は、正常時の動作を説明する波形図で、
（Ａ）はアナログ計装信号の出力信号、（Ｂ）は出力回
路１０に対する電源回路１２からの給電、（Ｃ）は演算
回路２０、（Ｄ）はステータス通信の内容で出力正常フ
ラグＤ１と演算正常フラグＤ２を含んでいる。（Ｅ）は
システム通信、（Ｆ）は電源動作指令フラグ３３、
（Ｇ）はインターフェイス接続フラグ３４、（Ｈ）は監
視部３０、（Ｉ）は内部電源１４、（Ｊ）は電源回路１
２、（Ｋ）はシステムインターフェイス部４０、（Ｌ）
はシステムバスを表している。

【００１３】まず制御装置が通電状態になると、内部電
源１４によりＡ／Ｄ変換器２１、Ｄ／Ａ変換器２２並び
に演算回路２０に給電が開始されるので、演算回路２０
では自己診断動作を開始する。この間、監視部３０は電
源回路１２とシステムインターフェイス部４０の動作を
電源動作指令フラグ３３とインターフェイス接続フラグ
を用いて停止している。従って、フィールド側とシステ
ム側に不要な外乱は生じない。尚、システム通信でのジ
ャムとは、演算回路２０の自己診断動作中はシステム側
からのアクセスも抑止されることを表している。

【００１４】演算回路２０は自己診断動作の結果を演算
正常フラグ２４に記録すると共に、ステータス通信部２
５を起動して監視部３０に送る。監視部３０はステータ
ス通信を受信して、判別部３２の診断結果並びに出力正
常フラグ２３と演算正常フラグ２４の内容を参酌して、
電源動作指令フラグ３３とインターフェイス接続フラグ
３４をセットする。これに応動して電源回路１２が給電
を開始して出力回路１０からのフィールドに対する出力
が開始され、またシステムインターフェイス部４０の動
作が開始してシステム側とのデータや命令の授受が行わ
れる。このような演算回路２０の自己診断は定期に行わ
れ、その度にこの動作を継続する。

【００１５】図４は通電時に出力回路１０の異常が検出
された場合の動作を説明する波形図で、（Ａ）〜（Ｌ）
は図３と同一の項目になっている。自己診断動作の開始
までは図３と同一であるが、出力正常フラグ２３は異常
状態を表示している。そこで、監視部３０はステータス
通信を受信して、判別部３２の診断結果並びに出力正常
フラグ２３と演算正常フラグ２４の内容を参酌して、電
源動作指令フラグ３３をリセット状態を維持し、インタ
ーフェイス接続フラグ３４はセットする。これに応動し
て電源回路１２は停止状態のままで、出力回路１０から
のフィールドに対する出力は行われない。他方、システ
ムインターフェイス部４０の動作が開始してシステム側
に出力回路１０の異常を通知する。

【００１６】図５は通電時に演算回路２０の演算機能に
異常を検知した場合の波形図で、（Ａ）〜（Ｌ）は図３
と同一の項目になっている。なお、正常なステータス通
信やシステム通信が行えない状態のときも同様な動作を
行うことになる。まず、自己診断動作の開始までは図３
と同一であるが、演算正常フラグ２４は異常状態を表示
している。そこで、監視部３０はステータス通信を受信
して、判別部３２の診断結果並びに出力正常フラグ２３
と演算正常フラグ２４の内容を参酌して、電源動作指令
フラグ３３とインターフェイス接続フラグ３４をリセッ
ト状態に維持する。これに応動して電源回路１２は停止
状態のままで、出力回路１０からのフィールドに対する
出力は行われず、またシステムインターフェイス部４０
も遮断状態のままでシステム側との通信はできない。演
算回路２０は自己診断動作を継続して、異常を検出しな
くなるまでこの状態を継続することで、フィールド側と
システム側に不要な外乱が生じることを防止している。

【００１７】

【発明の効果】以上説明したように、本発明によれば出
力回路１０が故障しても演算回路２０で出力正常フラグ
２３により故障を表示し、これを監視部３０に送って出
力回路１０の動作を停止させているので、フィールドへ
の異常出力を確実に防止している。また監視部３０から
の信号で出力回路１０とシステムインターフェイス部４
０を遮断して、絶縁を基準にしてフィールド側にある制
御装置のトランジェント特性に対する要求を緩和し、設
計を容易にするという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成ブロック図であ
る。

【図２】監視部３０の詳細を説明する構成ブロック図で
ある。

【図３】正常時の動作を説明する波形図である。

【図４】通電時に出力回路１０の異常が検出された場合
の動作を説明する波形図である。

【図５】通電時に演算回路２０の演算機能に異常を検知
した場合の波形図である。

【図６】従来装置の構成ブロック図である。

【符号の説明】

１０出力回路１２電源回路２０演算回路（μプロセッサ）２３出力異常フラグ２４演算異常フラグ２５ステータス通信部３０監視部３２判別器３３電源動作指令フラグ３４インターフェイス接続フラグ３４３５ＷＤＴ（ウォッチドッグタイマ）４０システムインターフェイス部

Claims

【特許請求の範囲】

【請求項１】電源回路（１２）から電力の供給を受け
て、フィールド側に電圧信号若しくは電流信号を出力す
る出力回路（１０）と、Ａ／Ｄ変換器（２１）により当該出力回路の出力信号を
ディジタル信号に変換して入力し、Ｄ／Ａ変換器（２
２）により出力指令値をアナログ信号に変換して出力回
路に送ると共に、この出力指令値をシステム側から送ら
れた指令値若しくは予め定められた制御規範に従って算
出すると共に、出力設定値と出力回路の出力信号とが一
致しているか表示する出力正常フラグ（２３）と、予め
定められた演算を行って自機が正常に演算を行っている
かの判断結果を表示する演算正常フラグ（２４）と、こ
れら出力正常フラグと演算正常フラグのデータを含む通
信フレームを送信するステータス通信部（２５）を有す
る演算回路（２０）と、このステータス通信により送信されたデータを格納する
レジスタ（３１）と、このレジスタに格納される通信フ
レームに過誤があるか検証する判別器（３２）と、この
判別器が当該通信フレームの正当性を認めると共に送信
された出力正常フラグと演算正常フラグのデータがいず
れも正常を表示しているとき前記電源回路の出力回路に
対する給電を許可する電源動作指令フラグ（３３）と、
この判別器が当該通信フレームの正当性を認めると共に
送信された演算正常フラグのデータが正常を表示してい
るときセットされるインターフェイス接続フラグ（３
４）と、この判別器が当該通信フレームの正当性を認め
るときリセット動作を行うと共に、所定時間以上リセッ
ト動作が行われないときは電源動作指令フラグ並びにイ
ンターフェイス接続フラグをリセットするウォッチドッ
グタイマ（３５）を有する監視部（３０）と、この演算部とシステムとを接続するシステムインターフ
ェイス部（４０）と、を具備し、このシステムインターフェイス部はインター
フェイス接続フラグがセットされていることを停止条件
として前記演算部からシステム側への通信要求を認可す
ることを特徴とする制御装置。