JPS58121200A - デ−タバツフア診断方式 - Google Patents

デ−タバツフア診断方式

Info

Publication number
JPS58121200A
JPS58121200A JP57003855A JP385582A JPS58121200A JP S58121200 A JPS58121200 A JP S58121200A JP 57003855 A JP57003855 A JP 57003855A JP 385582 A JP385582 A JP 385582A JP S58121200 A JPS58121200 A JP S58121200A
Authority
JP
Japan
Prior art keywords
data
data buffer
buffer
written
pseudo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57003855A
Other languages
English (en)
Inventor
Ichiro Anzai
安斉　一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57003855A priority Critical patent/JPS58121200A/ja
Publication of JPS58121200A publication Critical patent/JPS58121200A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）発明の分野 本発明は、データ転送を行なう際に使用するデータバッ
ファに関する。
（ロ）技術の背景 一般に中央処理装置と入出力装置の間には、データ転送
を行なうためにデータバッファを備えている。
丁なわち、中央処理装置、あるｈは入出力装置からのデ
ータを一担蓄租し、該自装置に合った転送スピードに変
換してデータ転送を行なうようにしていた。
（ハ）従来技術の問題点 しかしながら従来このようなデータ転送系におけるデー
タバッファはバッファを含むデータ転送系に障害が生ず
ると正常なデータの転送を行なう事が出来なくなる欠点
があった。
（ロ）発明の目的 従りて本発明では上記欠点を解消した新規がデータバッ
ファ診断方式を提供する事を目的とすム（ホ）発明の構
成 第１の装置と第２の装置の間に配置されてデータを一時
蓄積するデータバッファ診断方式において、該データバ
ッファに擬似データをセットするとともに、該擬似デー
タを読出しデータバッファの診断を行なう事により達成
する事が出来る。
（へ）発明の実施例 以下本発明を図面を使用して説明する。
図は、本発明のデータバッファの診断方式の一実施例で
ある。
図において１はＣＰＵなどの上位装置、２は入出力装置
、３はデータバッファ、４はマイクロプログラム制御で
動作する制御部、５．６はデータバッファの書込／読出
し位置を設定するアドレス設定回路、７Ｆｉデ一タ転送
制御回路をそれぞれ示もこの発明の実施例では、上位装
置１から入出力装置２にデータ転送を行なう時を例に説
明する。
通常は、データ転送制御回路７により上位装置１より送
られて来たデータは順次アドレス設定回路６により指定
されたデータバッファ３の書込みアドレスに書込まれ、
後刻入出力装置２に同様にて読出されて送られる。
このデータバッファ３は、上位装置１と入出力装置２間
のデータ転送スピード差を吸収するために使用される。
このようなデータバッファにおいて本発明では制御部４
より任意のデータ（擬似データ）ｔ−データバッファ３
に格納可能に構成されている。
またデータバッファ３からの読出しデータを読取る事も
出来る。
制御部４は通常マイクロプログラム制御により動作する
ように構成される。
このデータバッファの診断を行なうために本発明ではこ
の制御部４が以下の動作を行なう。
まず制御部４よりアドレス設定回路５に所定の書込み位
置を指定すべく設定指令を出すとアドレス設定回路５は
、データバッフア３内の所定の格納アドレスを指定する
。
一方制御部４はデータバッファに格納すべきデータを出
力し、ゲートを介してあたかも上位装置１より送られて
来たデータかの如くバッファに書き込まれる。
その後このデータバッファ３に書込んだデータは入出力
装置２に送られるが、このデータバッファ３かの読出し
出力を分岐して制御部４に送る。
制御部４では図示していないがデータバッファ３に書込
んだデータと、データバッファから読出されたデータと
を比較する手段を有し、書込んだデータと読出されたデ
ータとが一致するか旨かを診断可能としている。
このようにする事によりデータバッファ及びその制御部
が正常に動作しているか旨かを診断する事が出来る。
（ト）発明の効果 以上のように本発明は、データバッファ系の診ｖ１を行
なえるようにデータの書込み、読出しを任意に行なえる
ように構成したためデータバッファ糸の診断を行なう事
が出来る。
【図面の簡単な説明】
図は本発明のデータバッファ診断方式の一実施例を示す
。 Ｖにおいて１は上位装置、２は入出力装置、３はデータ
バッファ、４は制御部、５，６はアドレス設定回路、７
はデータ転送制御回路をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 第１の装置と第２の装置の間に配置されてデータを一時
    蓄積するデータバッファ診断方式において、該データバ
    ッファに擬似データをセットするとともに、該擬似デー
    タを読出しデータバッファの診断を行なう事を特徴とす
    るデータバッファ診断方式。
JP57003855A 1982-01-13 1982-01-13 デ−タバツフア診断方式 Pending JPS58121200A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57003855A JPS58121200A (ja) 1982-01-13 1982-01-13 デ−タバツフア診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57003855A JPS58121200A (ja) 1982-01-13 1982-01-13 デ−タバツフア診断方式

Publications (1)

Publication Number Publication Date
JPS58121200A true JPS58121200A (ja) 1983-07-19

Family

ID=11568793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57003855A Pending JPS58121200A (ja) 1982-01-13 1982-01-13 デ−タバツフア診断方式

Country Status (1)

Country Link
JP (1) JPS58121200A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6362059A (ja) * 1986-09-03 1988-03-18 Fujitsu Ltd 入出力アダプタのテスト方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6362059A (ja) * 1986-09-03 1988-03-18 Fujitsu Ltd 入出力アダプタのテスト方式

Similar Documents

Publication Publication Date Title
JPS58121200A (ja) デ−タバツフア診断方式
JPS6020251A (ja) ジヤンプ命令トレ−ス方式
JPS6331806B2 (ja)
JP3012402B2 (ja) 情報処理システム
JPH0535455B2 (ja)
JPS61117651A (ja) インタ−フエイス装置
JPS58169614A (ja) バス制御方式
JPH04239355A (ja) 電子ディスク装置
JPS5917091U (ja) デ−タ転送システム
JPS6049465A (ja) マイクロコンピユ−タ間のデ−タ転送方法
JPH02211571A (ja) 情報処理装置
JPS59144246A (ja) デ−タ受信制御方式
JPS6136854A (ja) メモリ切換装置
JPH0512222A (ja) 情報処理装置
JPS6132153A (ja) メモリ制御装置
JPS60169962A (ja) メモリアクセス制御方式
JPS61127025A (ja) 光デイスク制御装置
JPS6156819B2 (ja)
JPS5917090U (ja) デ−タ転送システム
JPH04190445A (ja) バスインターフェイス装置
JPS61173365A (ja) デ−タ処理方式
JPS5887612A (ja) 入出力制御診断装置
JPS60134362A (ja) メモリ装置
JPS608968A (ja) デ−タバツフア制御方式
JPS61271543A (ja) パリテイ発生検出回路