JPS608968A - デ−タバツフア制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）発明の技術分野 本発明はデータバッフ１制御方式に係り、特に１　−３
９５− データバッファへ供給される制御信号のデータバッファ
への供給の仕方を改善することによりマスク側からのリ
ード若しくはライトも、又共通バス側からのリード若し
くはライトも単一のバッファを介してなし得るデータバ
ッファ制御方式に関する。

（ロ）技術の背景 情報処理システムには、各マスク（マイクロプロセッサ
ユニット）がそのマスク用の入出力装置。

メモリ等と共にデータバッファを介して共通バスへ接続
され、且つ共通バスにメモリ、チェッカ。

テスター等が接続されて構成されるものがある。

このようなシステムにおけるデータバッファは、そこを
経てデータを送らんとするときのみ動作可能となるよう
に制御信号が供給される。

その従来の制御信号の供給の仕方は、マスク側から共通
バス側及びマスク側のデータバッファを介して接続され
るＩｌｏ、メモリのアクセスの場合と、他のバスマスク
より共通バスを介してマスク側のデータバッファに接続
されるＩｌｏ、メモ−２ リのアクセスの場合とを区別することなく固定していた
ため、データバッファを各マスク毎に２偏設けねばなら
なかった。これはデータバッファの数がマスクの数の２
倍設けねばならないことを意味し、そのための個別的制
御もなさねばならない等不具合があり、その改善方が要
望されていた。

（ハ）従来技術と問題点 従来の上述したシステムにおけるデータバッファは、第
１図に示すように、マスタａと共通バスｂとの間に設け
られるが、そのデータバッファＣのゲート回路Ｇ１はリ
ードモード、即ち共通バスｂからマスタａヘデータを読
み込むとき、データバッファ制御回路ｄからリードイネ
ーブル信号が供給され、又データバッファＣのゲート回
路Ｇ２はライトモード、即ちマスタａから共通バスｂヘ
データを書き出すとき、データバッファ制御回路ｄから
インバータｅで反転されて発生されるライトイネーブル
信号が供給されるようになっているため、データバッフ
ァＣへの制御信号の供給の仕方は固定されている。

このことは第２図に示すように、共通バス上の他のマス
ク、チェッカ、テスタ等が共通ハスｂを介してマスタａ
に接続されたｌ１０ｇ、メモリｈをアクセスする場合に
、そのようなアクセスに適って制御されるもう１つのデ
ータバッファｉが必要になることを意味し、それ故、ハ
ードウェア量の増大を来たすばかりでなく、制御の複雑
化も招来する。又、共通バス上に接続されたマスクと同
等の構成をもつマスクも、他のバスマスクより内部接続
Ｉ１０、メモリのアクセス時にも同様のことが言えた。

（ニ）発明の目的 本発明は上述したような従来方式の有する欠点に鑑みて
創案されたもので、その目的は単一のデータバッファに
対し、いづれの側からのリード又はライトもなし得る制
御をなしてハードウェア量の半減、制御の簡易化を達成
し得るデータバッファ制御方式を提供することにある。

０）発明の構成 そして、この目的達成のため、本発明方式は、マスク側
と共通バス側とがデータバッファを介して接続される系
のデータバッファ制御方式において、上記マスク側と上
記共通バス側との間に互いに転送方向の異なる一組のゲ
ート回路を設けて単一のデータバッファを構成し、上記
マスク側から上記共通バス側へアクセスする場合のリー
ド又はライトと上記共通バス側から上記マスク側へアク
セスする場合のリード又はライトとにおいて、上記−組
のゲート回路の制御を逆転させて上記単一のデータバッ
ファを介して上記マスク側と上記共通バス側との間のデ
ータ転送を行なわしめるようにしたものである。

（→発明の実施例 以下、添付図面を参照しながら本発明の詳細な説明する
。

第３図は本発明の一実施例の要部を示し、第４図はその
システム構成を示す。第３図おいて、１はマスク（マイ
クロプロセッサユニット（ＭＰＵ））で、２はデータバ
ッファであり、データバッファ２は第４図に示すように
共通バス３に接続される。共通バス３には、他のマスタ
４１　・・・４Ｎが接続されるほか、メモリ５．チェッ
カ（テスター）６が接続される。又、マイクロプロセッ
サユニット１とデータバッファ２との間のバス７には、
１１０８．９及びメモリ１０が接続されている。

データバッファ２には、互いに転送方向の異なる一組の
ゲート回路２Ａ及び２Ｂが設けられている。これらのゲ
ート回路はこれ゛らのゲート回路へ制御回路１１から接
続されている各別の制御線１２．１３上の制御信号によ
って制御される。

制御回路１１はマルチプレクサ１４を有し、このマルチ
プレクサ１４の入力Ａｏ、Ｂｏ、Ａ１゜Ｂ１．Ｓへ各別
に、マスタ１からのり一ドイネーブル信号、ライト信号
、インバータ１５を経たリードイネーブル信号、リード
信号、マスク信号が供給されるようになっている。

次に、上述構成装置の動作態様を説明する。

先ず、マスタ１が共通バス３に接続されたメモリ５等か
らデータを取り込むリード動作態様になると、マルチプ
レクサ１４の入力Ａｏ及びＳに制御信号がマスタ１から
供給され、制御線１２上に制御信号が発生されてゲー）
　２　Ａが動作状態になり、共通バス３に接続されたメ
モリ５等からのデータがマスタ１へ送り込まれる。又、
マスタ１が８．９、又は１０アクセス時はデータバッフ
ァ２のゲートは両方共０ＦＰＬ、ゲート制御無にマスタ
１より直接８．９．１０をリードする。

又、マスタ１が共通バス３を介してメモリ５等へデータ
を送出するライト動作態様になると、マルチプレクサ１
４の入力Ａ１及びＳに制御信号が供給されて線１３上に
制御信号が発生されてゲート２Ｂが動作状態になり、マ
スタ１からのデータは共通バス３を経てそこに接続され
たメモリ５等へ送られる。又、８．９．１０のライト時
はリード同様、ハスゲートＯＦＦ状態でマスタ１より直
接８．９．１０にデータが送り込まれる。

上述とは異なって、共通バス３に接続された他のマスタ
４．・・・４Ｎ、及びテスタ、チェッカがｌ１０８．９
若しくはメモリＩＯからのデータを取り込むリード動作
態様になると、マルチプレクサ１４の入力Ｂ１へ共通ハ
ス３から制御信号が供給されることにより、制御線１３
上に制御信号が発生されてゲート２Ｂが動作状態になり
、ｌ１０８．９又はメモリからのデータは共通バス３を
経てそこに接続された他のマスタ４．・・・４Ｎ又はチ
ェッカ、テスタへ送られる。

又、共通バス３に接続された４１　・・・４Ｎ又はテス
タ、チェッカ等が８．９、Ｉｌｏ、メモリへデータを送
り出すライト動作態様になると、マルチプレクサ１４の
入力ＢＯに制御信号が供給されることにより、制御線１
２上に制御信号が発生されてゲート２人が動作状態にな
り、データはｌ１０８．９若しくはメモリ１０へ送り込
まれる。

このように、１つのデータバッファにより、共通バス側
からマスク側へのデータのリード又はマスク側から共通
バス側へのデータのライトも、又マスタ側から共通バス
側へのデータのリード又は共通バス側からマスク側への
データのライトも遂行し得る。従って、ハードウェア量
の半減となり、その制御も簡易化し得る。

なお、上記実施例におけるマスクの種類如何にかかわら
ず、上述のようなリード若しくはライトを遂行し得るも
のであるならば、本発明を実施し得る。

（ト）発明の効果 以上述べたように、本発明によれば、 ■従来方式に比し、ハードウェア量を半減し得、■これ
により制御の簡易化も達成し得る、等の効果が得られる
。

【図面の簡単な説明】

第１図は従来方式の要部を示す図、第２図は第１図要部
構成を用いて構成したシステムを示す図、第３図は本発
明の要部を示す図、第４図は第３図要部構成を用いて構
成したシステムを示す図である。 図中、１はマスク、２はデータバッファ、２人及び２Ｂ
はゲート回路、３は共通バス、４１　・・・４Ｎは他の
マスクである。 ９特許出願人　富士通株式会社 代理人　弁　理　士　検量　宏四部 ９　−３９７−− ＠０ 痙 一〇 螺 ｌ　ｌ

Claims (1)

【特許請求の範囲】
1. マスク側と共通バス側とがデータバッファを介して接続
   される系のデータバッファ制御方式において、上記マス
   ク側と上記共通バス側との間に互いに転送方向の異なる
   一組のゲート回路を設けて単一のデータバッファを構成
   し、上記マスク側から上記共通バス側へアクセスする場
   合のリード又はライトと上記共通バス側から上記マスク
   側へアクセスする場合のリード又はライトとにおいて、
   上記−組のゲート回路の制御を逆転させて上記単一のデ
   ータバッファを介して上記マスク側と上記共通バス側と
   の間のデータ転送を行なわしめるようにしたことを特徴
   とするデータバッファ制御方式。