JPH01239664A - コモンメモリ調停装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、二つのマイクロプロセッサ間におけるデータ
授受の調停を行なう装置に関し、特に二つのマイクロプ
ロセッサが、コモンメモリに対して同時にアクセスした
ときに調停を行なうコモンメモリ調停装置に関する。

［従来の技術］ コモンメモリを用い、二つのマイクロプロセッサの間で
データの授受を行なう従来装置は、例えば第４図に示す
ような構成となっていた。

第４図において、１はコモンメモリ、１０゜２０はマイ
クロプロセッサであり、マイクロプロセッサ１０．２０
はそれぞれ記憶装置としてのＲＡＭＩ　１．２１．！−
ＲＯＭ１２．２２、オヨびコモンメモリｌとの入出力装
置としてのパスバッファ１３．２３を備えている。また
、マイクロプロセッサ１０．２０は、マイクロプロセッ
サ１０．２０にコモンメモリ１を使用できることを知ら
せるコモンメモリアクノリ、ジ２と、コモンメモリ１を
アクセスするためのコモンメモリリクエスト３の二本か
らなる／＼ンドシェークラインによってコミニュケーシ
ョンを行なう構成となっていた。

そして、これらマイクロプロセッサ１０゜２０がコモン
メモリ１を使用する場合は、第５図のフローチャートに
示すような手順で行なっていた。

すなわち、マイクロプロセッサ１０がコモンメモリｌを
使用しようとする場合には、マイクロプロセッサＩＯは
コモンメモリ１に対するコモンメモリリクエストを出力
し、コモンメモリアクノリッジ２が他方のマイクロプロ
セッサ２０から出力されるまで待機する。そして、コモ
ンメモリアクノリッジ２を受けとると、コモンメモリ１
のバスバッファ１３のゲートヲ開き、コモンメモリ１を
使用する。その後、マイクロプロセッサ１０は、コモン
メモリｌの使用を終了するとバスバッファ１３のゲート
を閉じ、コモンメモリリクエスト３をネガティブにし、
他方のブイクロプロセッサ２０からコモンメモリアクノ
リッジ２を受けとるまで待機し、コモンメモリ１の使用
を他方のマイクロプロセッサ２０に委譲する。

このような処理を繰り返し行なうことによって、マイク
ロプロセッサ１０．２０はコモンメモリ１との間でデー
タの授受を行なう。

［解決すべき問題点］ コモンメモリを介して行なう二つのマイクロプロセッサ
間の従来のデータ授受方法は、他方のマイクロプロセッ
サ２０が常に一方のマイクロプロセッサｌＯからのコモ
ンメモリを監視している必要があり、かつ一方のマイク
ロプロセッサ１０がコモンメモリを使用したという要求
を出しても。

他方のマイクロプロセッサ２ｏの使用が終了しコモンメ
モリリクエストが受理されるまで待機していなければな
らない。このため、コモンメモリを使用できるまでの制
御手順が非常に複雑となるとともに、マイクロプロセッ
サの遊休時間が長くなり、コモンメモリを介してのデー
タ授受を効率的に行なえないといった問題があった。

本発明は上記の問題点にかんがみてなされたもので、コ
モンメモリを介して行なう二つのマイクロプロセッサ間
のデータの授受を、簡単な制御手順で行なえるようにす
るとともに、マイクロプロセッサの待機のための遊休時
間を無くし、処理の高速化および処理プログラムの短縮
化を可能としたコモンメモリの調停装置の提供を目的と
する。

［問題点の解決手段］ 本発明のコモンメモリの調停装置は、上記目的を達成す
るため、所要のデータ処理を行なう二つのマイクロプロ
セッサと、これらのマイクロプロセンサがそれぞれデー
タの授受を行なうコモンメモリと、このコモンメモリに
対して上記二つのマイクロプロセッサが同時にアクセス
したときに、いずれか一方のマイクロプロセッサに優先
度を与える制御回路と、優先度を与えられコモンメモリ
の使用が可能となったマイクロプロセッサの／−スをコ
モンメモリと接続するための回路とを備えた構成としで
ある。

［実施例］ 以下、本発明の実施例を第１ないし３図にもとずいて詳
細に説明する。

第１図は未実施例のブロック構成図を示す。同図におい
て第４図のものと同一部分については同一符合を付して
説明を省略する。

第１図において、４はコモンメモリ制御回路で、コモン
メモリアクノリッジ２とコモンメモリリクエスト３から
なるハンドシェークラインの中間に接続されている。こ
のコモンメモリ制御回路４は、四個のナンド素子により
Ｒ／Ｓフリップフロップ回路とそのゲート回路を形成し
、一方のマイクロプロセｙｔｉｏ（２０）がコモンメモ
リ１を使用している場合に、他方のマイクロプロセッサ
２０（１０）のコモンメモリのアクセスを１１ｇ４し、
排他的にコモンメモリ使用の要求を受註すつ（するよう
制御する。１４および２４はそれぞれの／＜ス／（ツフ
ァ１３，２３ｅ開くための回路で、ＯＲ素子によって形
成され、コモンメモリ１が使用可能なときに、マイクロ
プロセッサ１０．２０の／くスをコモンメモリｌと接続
するよう作用する。

次に、Ｊ−、記回路構成からなるコモンメモリ調停装置
の調停手順について説明する。

マイクロプロセッサ１０もしくはマイクロプロセッサ２
０の一力のマイクロプロセッサは、コモンメモリｌに対
して読み書きをしたいときに、各マイクロプロセッサの
ＲＥＱにローレベルを出力する。このとき、他方のマイ
クロプロセッサが「百１をアクティブにしていなければ
、ＡＣＫにローレベルの信号が加わる。これによって一
方のマイクロプロセッサはコモンメモリを使用できる。

ここでマイクロプロセッサｌＯのＡＣＫがローレベルに
なったとすると、マイクロプロセッサ１０はＲＡＭＩＩ
をアクセスするとともに、回路１４からの信号によりノ
ヘスノくソファ１３力り開さ、コモンメモリ１をアクセ
スすること力く可１走となり、コモンメモリ１に対して
リードまた１士うイト信号を出力する。

第２図で示されるようにマイクロプロセッサ１０がＲＥ
Ｑを出力した後に、マイクロプロセッサ２０がＲＥＱを
出力した場合は、マイクロプロセッサ２０に対してττ
１が返ってくるのは、マイクロプロセッサ１０がＲＥＱ
信号を止めたときである。また、逆にマイクロプロセッ
サ２０がＲＥＱを先に出力すればマイクロプロセッサ１
０のＡＣＫはマイクロプロセッサ２０のＲＥＱが止って
からになる。

すなわち、どちらのマイクロプロセッサも、コモンメモ
リに対して先にリクエストした方が使用可能となり、使
用できなかったマイクロプロセッサは、一方マイクロプ
ロセッサの使用が終ってから自動的に使用可能となる。

もし、両方のマイクロプロセッサが全く同時にリクエス
トを出力したときは、コモンメモリ１の制御回路４のＲ
／Ｓフリップフロップの前段のゲートによってプイクロ
プロセ、す１０の方が優先されるようになっている。

第３図はコモンメモリを使用するときのフローチャート
である。一方のマイクロプロセッサは、コモンメモリを
使用するときにＲＥＱを出力し他方（１’）マイクロプ
ロセッサがコモンメモリを使用していなければ、瞬詩に
ＡＣＫが返り、また他方のマイクロプロセッサが使用中
であれば、使用後直ちにｒで玉が返って使用可能となる
ので、非常に効率よくコモンメモリを使用することがで
きる。

本発明のコモンメモリ調停装置は、分散処理技術を必要
とする高速データ処理装置、データ通信装置などにも応
用可能である。

［発明の効果コ 以上のように本発明よれば、二つの　マイクロプロセッ
サによって一つのコモンメモリを使用する際の制御を簡
単なプログラムで行なえるとともに、ブイクロプロセッ
サの待機による遊休時間をなくし、マイクロプロセッサ
およびコモンメモリを効率的に使用できる。したがって
、データ処理の高速化を図れるとともに冗長になってい
た処理プログラムの短縮化を可能ならしめる効果がある
。

【図面の簡単な説明】

第１図は本発明の実施例に係るコモンメモリの調停装は
のブロック図、第２図は第１図のコモンメモリリクエス
トおよびコモンメモリアクノリッジ信号のタイミングチ
ャート、第３図は第１図のコモンメモリの調停装置によ
りコモンメモリをアクセスするときのフローチャート、
第４図は従来の実施例に係るコモンメモリ調停装置のブ
ロック図、第５図は従来装置によりコモンメモリをアク
セスするときのフローチャートを示す。 ｌ：コモンメモリ ２：コモンリクエストアクノリ−２シー３：コモンメモ
リリクエスト ４：制御回路 １０．２０：マイクロプロセッサ １、３　、２３　：バスバッファ １４．２４：バスバッファを開く回路 代理人　弁理士　渡　辺　喜　平 第３図

Claims (1)

【特許請求の範囲】
1. 所要のデータ処理を行なう二つのマイクロプロセッサと
   、これらのマイクロプロセッサがそれぞれデータの授受
   を行なうコモンメモリと、このコモンメモリに対して上
   記二つのマイクロプロセッサが同時にアクセスしたとき
   に、いずれか一方のマイクロプロセッサに優先度を与え
   る制御回路と、優先度を与えられコモンメモリの使用が
   可能となったマイクロプロセッサのバスをコモンメモリ
   と接続するための回路とを備えたことを特徴とするコモ
   ンメモリ調停装置。