JPS6315353A - デ−タ転送回路 - Google Patents
デ−タ転送回路Info
- Publication number
- JPS6315353A JPS6315353A JP15822886A JP15822886A JPS6315353A JP S6315353 A JPS6315353 A JP S6315353A JP 15822886 A JP15822886 A JP 15822886A JP 15822886 A JP15822886 A JP 15822886A JP S6315353 A JPS6315353 A JP S6315353A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ring bus
- port
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000010561 standard procedure Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のプロセッサ間のデータ転送を実行するデ
ータ転送回路に関するものである。
ータ転送回路に関するものである。
従来、プロセッサ間のデータ転換を行う方法にプロセッ
サ間をリングバスでリング状に接続する方法がある。さ
らにリングバス上でのデータ転送をデータに制御情報を
加えたパケットもしくはトークンにより行う方法が知ら
れている。以下では各プロセッサの入出力ポートに接続
され、互いにリングバスでデータ転送を行う周辺回路を
データ転送回路と呼ぶことにする。公衆回線を用いたパ
ケット転送では標準手順が公知であるが、マイクロプロ
セッサを用いた結合の強いマルチプロセッサシステムで
の標準的な手順は現在存在しておらず、システムごとに
設計がなされている。
サ間をリングバスでリング状に接続する方法がある。さ
らにリングバス上でのデータ転送をデータに制御情報を
加えたパケットもしくはトークンにより行う方法が知ら
れている。以下では各プロセッサの入出力ポートに接続
され、互いにリングバスでデータ転送を行う周辺回路を
データ転送回路と呼ぶことにする。公衆回線を用いたパ
ケット転送では標準手順が公知であるが、マイクロプロ
セッサを用いた結合の強いマルチプロセッサシステムで
の標準的な手順は現在存在しておらず、システムごとに
設計がなされている。
従来のリングバスでデータ転送を行うデータ転送回路を
用いる場合、その手順や回路構成から設計しなければな
らなかったり、専用ＩＣ等の素子がないために回路規模
が大きく複雑になるという欠点があった。
用いる場合、その手順や回路構成から設計しなければな
らなかったり、専用ＩＣ等の素子がないために回路規模
が大きく複雑になるという欠点があった。
本発明の目的は、前記リングバスとトークンを用いたデ
ータ転送方式のマルチプロセッサ間でのデータ転送を容
易に行えるデータ転送回路を提供することにある。
ータ転送方式のマルチプロセッサ間でのデータ転送を容
易に行えるデータ転送回路を提供することにある。
本発明によれば、マルチプロセッサシステムにおける複
数のプロセッサのそれぞれに対応して接続され、互いに
他のデータ転送回路とリング状にリングバスで接続され
、前記プロセッサ間のデータ転送をトークンによって行
うデータ転送回路において、メモリと、プロセッサとの
入力ポートおよび出力ポート、他のデータ転送回路の入
力リングバスポートに接続される出力リングバスポート
、インタフェース入力リングバスポート、前記メモリと
のメモリアクセスポートとをもち、前記入力ポートから
入力したデータを出力リングバスポートにトークンとし
て出力し、前記インタフェース入力リングバスポートか
ら入力するトークンの制御情報に従って前記出力リング
バスポートへの通過出力か、前記対応するプロセッサへ
の前記出力ポートからの出力か、前記メモリアクセスポ
ートを介しての前記メモリの書込み動作、もしくは読出
しと読出しデータをトークンとして前記出力リングバス
ポートへ出力するインタフェースと、前記インタフェー
スのインタフェース入力リングバスポートに接続された
プロセス出力リングバスポートと、他のデータ転送回路
の出力リングバスポートと接続される入力リングバスポ
ートとをもち、前記入力リングバスポートから入力する
トークンをその制御情報に従って前記プロセス出力リン
グバスへ通過出力か、処理プログラムデータとして内部
に設定するか、前記処理プログラムによる処理を行った
結果データを前記プロセス出力リングバスポートへ出力
するデータフロープロセッサとを備えてたデータ転送回
路が得られる。
数のプロセッサのそれぞれに対応して接続され、互いに
他のデータ転送回路とリング状にリングバスで接続され
、前記プロセッサ間のデータ転送をトークンによって行
うデータ転送回路において、メモリと、プロセッサとの
入力ポートおよび出力ポート、他のデータ転送回路の入
力リングバスポートに接続される出力リングバスポート
、インタフェース入力リングバスポート、前記メモリと
のメモリアクセスポートとをもち、前記入力ポートから
入力したデータを出力リングバスポートにトークンとし
て出力し、前記インタフェース入力リングバスポートか
ら入力するトークンの制御情報に従って前記出力リング
バスポートへの通過出力か、前記対応するプロセッサへ
の前記出力ポートからの出力か、前記メモリアクセスポ
ートを介しての前記メモリの書込み動作、もしくは読出
しと読出しデータをトークンとして前記出力リングバス
ポートへ出力するインタフェースと、前記インタフェー
スのインタフェース入力リングバスポートに接続された
プロセス出力リングバスポートと、他のデータ転送回路
の出力リングバスポートと接続される入力リングバスポ
ートとをもち、前記入力リングバスポートから入力する
トークンをその制御情報に従って前記プロセス出力リン
グバスへ通過出力か、処理プログラムデータとして内部
に設定するか、前記処理プログラムによる処理を行った
結果データを前記プロセス出力リングバスポートへ出力
するデータフロープロセッサとを備えてたデータ転送回
路が得られる。
本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
第１図において本発明の一実施例はインタフェース２０
とデータフロープロセッサ２１とメモリ２２から成るデ
ータ転送回路１０である。データ転送回路１０は信号線
１０１を介してプロセッサ１１（第１図中で＃は複数プ
ロセッサの識別番号を表わす）のシステムパスに接続さ
れた入力ポートと出力ポートによってデータが入出力さ
れる。さらにデータ、転送回路１０は他のデータ転送回
路と互いに信号線１０３である出力リングバスポート及
び１０４である入カリングバスボ−１−を介してリング
状に接続される。
とデータフロープロセッサ２１とメモリ２２から成るデ
ータ転送回路１０である。データ転送回路１０は信号線
１０１を介してプロセッサ１１（第１図中で＃は複数プ
ロセッサの識別番号を表わす）のシステムパスに接続さ
れた入力ポートと出力ポートによってデータが入出力さ
れる。さらにデータ、転送回路１０は他のデータ転送回
路と互いに信号線１０３である出力リングバスポート及
び１０４である入カリングバスボ−１−を介してリング
状に接続される。
インタフェース２０はプロセッサ１１のシステムバスと
信号線１０１である入力ポート、出力ポートを介して各
種の指令やデータのやりとりをし、その出力リングバス
ポートである信号線１０３を介してトークンを出力する
。データフロープロセッサ２１からの信号線１０５を介
してインタフェース入力リングバスポートはトークンを
入力し、メモリ２２のアクセスや、プロセッサ１１への
出力あるいは出力リングバスポートへ出力するように構
成されており、例えば日本電気■製、集積回路μＰＤ９
３０５を用いることができる。
信号線１０１である入力ポート、出力ポートを介して各
種の指令やデータのやりとりをし、その出力リングバス
ポートである信号線１０３を介してトークンを出力する
。データフロープロセッサ２１からの信号線１０５を介
してインタフェース入力リングバスポートはトークンを
入力し、メモリ２２のアクセスや、プロセッサ１１への
出力あるいは出力リングバスポートへ出力するように構
成されており、例えば日本電気■製、集積回路μＰＤ９
３０５を用いることができる。
データフロープロセッサ２１は信号線１０４を介して入
力リングバスポートからトークンを入力し、そのトーク
ンの制御情報、あるいは内部へのプログラムの設定ある
いはプログラムによる処理を行い、プロセス出力リング
バスポートから′信号線１０５にトークンを出力するよ
うに構成されており、例えば日本電気■製、集積回路μ
ＰＤ７２８１を用いることができる。
力リングバスポートからトークンを入力し、そのトーク
ンの制御情報、あるいは内部へのプログラムの設定ある
いはプログラムによる処理を行い、プロセス出力リング
バスポートから′信号線１０５にトークンを出力するよ
うに構成されており、例えば日本電気■製、集積回路μ
ＰＤ７２８１を用いることができる。
メモリ２２はインタフェース２０のメモリアクセスポー
トに信号線１０２を介して接続され、インタフェース２
０によって読み書きの動作が行なわれるように構成され
ている。
トに信号線１０２を介して接続され、インタフェース２
０によって読み書きの動作が行なわれるように構成され
ている。
インタフェース２０には固有の識別番号が１つもしくは
複数個重複して与えられており、前記信号線１０５を介
して前記インタフェース入力リングバスポートから入力
したトークンの制御情報に含まれたトークンの行き光識
別番号を調べて、自分へのデータであるかを判断する。
複数個重複して与えられており、前記信号線１０５を介
して前記インタフェース入力リングバスポートから入力
したトークンの制御情報に含まれたトークンの行き光識
別番号を調べて、自分へのデータであるかを判断する。
もし、自分へのデータでなければ出力リングバスポート
へそのまま通過出力させ、自分へのデータであればさら
に制御情報に従って、メモリ２２のアクセスらしくはプ
ロセッサ１１への出力を行う。またメモリの読み出し動
作で読み出されたデータは出力リングバスポートにトー
クンとして出力される。この時、前述のμＰＤ９３０５
を用いると、前記出力されたトークンの制御情報は、前
記入力したトークンの制御情報によって作り出されるこ
とになっている。（参考文献：μＰＤ９３０５ユーザー
ズマニュアル、日本型気味発行）。
へそのまま通過出力させ、自分へのデータであればさら
に制御情報に従って、メモリ２２のアクセスらしくはプ
ロセッサ１１への出力を行う。またメモリの読み出し動
作で読み出されたデータは出力リングバスポートにトー
クンとして出力される。この時、前述のμＰＤ９３０５
を用いると、前記出力されたトークンの制御情報は、前
記入力したトークンの制御情報によって作り出されるこ
とになっている。（参考文献：μＰＤ９３０５ユーザー
ズマニュアル、日本型気味発行）。
データフロープロセッサ２１はプロセッサ１１に対応し
て識別番号（ただしインタフェース２０のものと重複さ
せないようにする〉が指定され、インタフェース２０と
同様に入力リングバスポートから入力したトークンの制
御情報を参照して、自分へのデータのときにだけ、処理
や、プログラムの設定を行い、プログラムに従った制御
情報をもつトークンを信号線１０５を介してプロセス出
力リングバスポートから出力する（参考文献：μＰＤ７
２８１ユーザーズマニュアル、日本電気■発行）。
て識別番号（ただしインタフェース２０のものと重複さ
せないようにする〉が指定され、インタフェース２０と
同様に入力リングバスポートから入力したトークンの制
御情報を参照して、自分へのデータのときにだけ、処理
や、プログラムの設定を行い、プログラムに従った制御
情報をもつトークンを信号線１０５を介してプロセス出
力リングバスポートから出力する（参考文献：μＰＤ７
２８１ユーザーズマニュアル、日本電気■発行）。
次に、第２図のブロック図により本発明のデータ転送回
路を用いたマルチプロセッサシステムについて説明する
。第２図において、プロセッサ〈＃１〉と（＃２）の２
台を用いた場合を例にとる。プロセッサ（＃１）１３は
データ転送回路１２に信号線２０１で接続され、同様に
プロセッサ（＃２＞１５はデータ転送回路１４に信号線
２０２で接続されており、データ転送回路１２．１４は
互いにリング状に信号線２０３．２０４で接続されてい
る。まず、各データ転送回路１２．１４の内部のデータ
フロープロセッサにプログラムを設定する手順について
説明する。
路を用いたマルチプロセッサシステムについて説明する
。第２図において、プロセッサ〈＃１〉と（＃２）の２
台を用いた場合を例にとる。プロセッサ（＃１）１３は
データ転送回路１２に信号線２０１で接続され、同様に
プロセッサ（＃２＞１５はデータ転送回路１４に信号線
２０２で接続されており、データ転送回路１２．１４は
互いにリング状に信号線２０３．２０４で接続されてい
る。まず、各データ転送回路１２．１４の内部のデータ
フロープロセッサにプログラムを設定する手順について
説明する。
例えば、プロセッサ（＃１）１３からプログラムデータ
を行き先の識別番号を（＃１）とするトークンにしてデ
ータ転送回路１２から信号線２０３のリングバスへ出力
する。前記トークンはリングを１周して再びデータ転送
回路１２に信号線２０４から入力され、その内部の識別
番号（＃１）のデータフロープロセッサ（＃１）にとり
こまれてプログラムの設定を行う。プロセッサ（＃２）
についても同様であり、３つ以上のプロセッサの場合で
も同様にプロセッサ自身の識別番号で行き先を指示され
たトークンを出力して、リングバスを１周させれば、デ
ータフロープロセ・・ノサにプログラムがセットできる
わけである。
を行き先の識別番号を（＃１）とするトークンにしてデ
ータ転送回路１２から信号線２０３のリングバスへ出力
する。前記トークンはリングを１周して再びデータ転送
回路１２に信号線２０４から入力され、その内部の識別
番号（＃１）のデータフロープロセッサ（＃１）にとり
こまれてプログラムの設定を行う。プロセッサ（＃２）
についても同様であり、３つ以上のプロセッサの場合で
も同様にプロセッサ自身の識別番号で行き先を指示され
たトークンを出力して、リングバスを１周させれば、デ
ータフロープロセ・・ノサにプログラムがセットできる
わけである。
次に、各データフロープロセッサにはすでに必要なプロ
グラムが設定されているものとして説明を続ける。プロ
セッサ（＃１）１３がらプロセッサ（＃２＞１５へデー
タを送るにはプロセッサ１３からデータ転送回路１４の
内部のメモリにデータを書き込み、プロセッサ１５がそ
れを読み出すことで行うことができる。この場合にはプ
ロセッサ（＃１）からデータ転送回路１２を介して、書
込データと書込アドレスをそれぞれデータ値にもち、行
き先の識別番号を＃１とする１・−クンを信号線２０３
へ出力する。前記トークンはデータ転送回路１４の内部
のデータフロープロセッサ（＃２）にとり込まれる。あ
らかじめ設定したプログラムにより、データ転送回路２
１内部のインタフェースにおいてメモリ書込を行わせる
ために、行き先識別番号にインタフェースが指定された
。書込データ値と書込アドレス値をそれぞれデータとす
るトークンが生成されて、メモリ書込動作が行われる。
グラムが設定されているものとして説明を続ける。プロ
セッサ（＃１）１３がらプロセッサ（＃２＞１５へデー
タを送るにはプロセッサ１３からデータ転送回路１４の
内部のメモリにデータを書き込み、プロセッサ１５がそ
れを読み出すことで行うことができる。この場合にはプ
ロセッサ（＃１）からデータ転送回路１２を介して、書
込データと書込アドレスをそれぞれデータ値にもち、行
き先の識別番号を＃１とする１・−クンを信号線２０３
へ出力する。前記トークンはデータ転送回路１４の内部
のデータフロープロセッサ（＃２）にとり込まれる。あ
らかじめ設定したプログラムにより、データ転送回路２
１内部のインタフェースにおいてメモリ書込を行わせる
ために、行き先識別番号にインタフェースが指定された
。書込データ値と書込アドレス値をそれぞれデータとす
るトークンが生成されて、メモリ書込動作が行われる。
このとき、データフロープロセッサ（＃２）においてア
ドレスを順次生成するプログラムが組まれていれば、プ
ロセッサ（＃１）からは単に書込データを順にトークン
で送ればよく、さらにト二クンの制御情報によって前記
アドレスの生成方法のプログラムが可能である。さらに
、書込まれるデータの数をカウントしたりすることもで
きるので、書込がすべて終ったならばプロセッサ（＃２
）に対してメモリ書込が終了したことを、プロセッサ（
＃２）への入力を指示する制御情報を持たせたトークン
をデータ転送回路１４内のインタフェースに入力して知
らせることができる。
ドレスを順次生成するプログラムが組まれていれば、プ
ロセッサ（＃１）からは単に書込データを順にトークン
で送ればよく、さらにト二クンの制御情報によって前記
アドレスの生成方法のプログラムが可能である。さらに
、書込まれるデータの数をカウントしたりすることもで
きるので、書込がすべて終ったならばプロセッサ（＃２
）に対してメモリ書込が終了したことを、プロセッサ（
＃２）への入力を指示する制御情報を持たせたトークン
をデータ転送回路１４内のインタフェースに入力して知
らせることができる。
次に、プロセッサ（＃２）によって、データ転送回路１
４の内部のメモリに受けとったデータを読み出す手順に
ついて説明する。プロセッサ（＃２）は行き先をデータ
転送回路１４の内部のデータフロープロセッサ〈＃２）
とし、読出しアドレス値をデータとするトークンを、デ
ータ転送回路１４を介して信号線２０４のリングバスへ
出力する。前述したプログラムの設定のときと同様に、
前記トークンはリングを一周してデータ転送回路１４内
部のデータフロープロセッサ（＃２）に入力される。デ
ータフロープロセッサ（＃２）はあらかじめ設定しであ
るプログラムに従って前記読出しアドレス値をもち、メ
モリ読出しの制御情報をもつトークンを生成してデータ
転送回路１４内のインタフェースに入力する。インタフ
ェースはメモリの読出し動作を行ってから、その結果デ
ータをトークンにして信号線２０４のリングバスへ出力
するが、その行き先識別番号はデータ転送回路１４の内
データフロープロセッサ（＃２）にしておく。データフ
ロープロセッサ（＃２）は入力した結果データのトーク
ンをプロセッサ（＃２）への入力を指示する制御情報を
もつトークンとしてインタフェースに入力し、プロセッ
サ（＃２）１５は結果データをデータ転送回路１４かち
取り出すことができる。これらの動作はプロセッサ（＃
２）からプロセッサ（＃１）へデータを転送する場合も
識別番号が変わるだけで全く同様に行える。また、前述
の手順では受は側プロセッサに接続されたデータ転送回
路内のメモリにデータを書き込んでいたが、送り側プロ
セッサに接続されたデータ転送回路内のメモリに書き込
み、受は側プロセッサが送り側のデータ転送回路内のメ
モリを読み出すようにしてももちろん構わない。いずれ
の場合でもデータ転送回路内のデータフロープロセッサ
にまず入力し、データフロープロセッサのプログラムで
読出し、書込み、あるいはプロセッサへの入力等をそれ
ぞれ指示するトークンを生成してインタフェースに入力
すれば良い。
４の内部のメモリに受けとったデータを読み出す手順に
ついて説明する。プロセッサ（＃２）は行き先をデータ
転送回路１４の内部のデータフロープロセッサ〈＃２）
とし、読出しアドレス値をデータとするトークンを、デ
ータ転送回路１４を介して信号線２０４のリングバスへ
出力する。前述したプログラムの設定のときと同様に、
前記トークンはリングを一周してデータ転送回路１４内
部のデータフロープロセッサ（＃２）に入力される。デ
ータフロープロセッサ（＃２）はあらかじめ設定しであ
るプログラムに従って前記読出しアドレス値をもち、メ
モリ読出しの制御情報をもつトークンを生成してデータ
転送回路１４内のインタフェースに入力する。インタフ
ェースはメモリの読出し動作を行ってから、その結果デ
ータをトークンにして信号線２０４のリングバスへ出力
するが、その行き先識別番号はデータ転送回路１４の内
データフロープロセッサ（＃２）にしておく。データフ
ロープロセッサ（＃２）は入力した結果データのトーク
ンをプロセッサ（＃２）への入力を指示する制御情報を
もつトークンとしてインタフェースに入力し、プロセッ
サ（＃２）１５は結果データをデータ転送回路１４かち
取り出すことができる。これらの動作はプロセッサ（＃
２）からプロセッサ（＃１）へデータを転送する場合も
識別番号が変わるだけで全く同様に行える。また、前述
の手順では受は側プロセッサに接続されたデータ転送回
路内のメモリにデータを書き込んでいたが、送り側プロ
セッサに接続されたデータ転送回路内のメモリに書き込
み、受は側プロセッサが送り側のデータ転送回路内のメ
モリを読み出すようにしてももちろん構わない。いずれ
の場合でもデータ転送回路内のデータフロープロセッサ
にまず入力し、データフロープロセッサのプログラムで
読出し、書込み、あるいはプロセッサへの入力等をそれ
ぞれ指示するトークンを生成してインタフェースに入力
すれば良い。
なお、第２図の実施例では２つのプロセッサの例を用い
て説明したが３つ以上のプロセッサについても同様に適
用できる。
て説明したが３つ以上のプロセッサについても同様に適
用できる。
以上説明したように本発明は、リングバスとトークンを
用いたマルチプロセッサシステムのプロセッサ間でのデ
ータ転送を簡単に実現できる。
用いたマルチプロセッサシステムのプロセッサ間でのデ
ータ転送を簡単に実現できる。
本発明を用いれば、プロセッサはデータ転送回路内のデ
ータフロープロセッサのプログラムの設定というわずか
なオーバーヘッドで、データ転送時にはデータだけをデ
ータ転送回路に入出力することができる。さらに、前記
データフロープロセッサのプログラムにより転送される
データの順序を入れかえたり、加工したり等の機能を備
えたデータ転送も可能でありその効果は多大である。
ータフロープロセッサのプログラムの設定というわずか
なオーバーヘッドで、データ転送時にはデータだけをデ
ータ転送回路に入出力することができる。さらに、前記
データフロープロセッサのプログラムにより転送される
データの順序を入れかえたり、加工したり等の機能を備
えたデータ転送も可能でありその効果は多大である。
第１図は本発明のデータ転送回路の構成を示すブロック
図、第２図は本発明のデータ転送回路を用いた具体的な
マルチプロセッサシステムの一実施例を示すブロック図
である。 １０．１２．１４・・・データ転送回路、１１．１３．
１５・・・プロセッサ、２０・・・インタフェース、２
１・・・データフロープロセッサ、２１・・・メモリ。 −一一−−−−−−−−−−−−−−−−一一−−−λ
γ−−−」／θ 第 ｉｍ 第 ２ 図 手続補正書（自発）
図、第２図は本発明のデータ転送回路を用いた具体的な
マルチプロセッサシステムの一実施例を示すブロック図
である。 １０．１２．１４・・・データ転送回路、１１．１３．
１５・・・プロセッサ、２０・・・インタフェース、２
１・・・データフロープロセッサ、２１・・・メモリ。 −一一−−−−−−−−−−−−−−−−一一−−−λ
γ−−−」／θ 第 ｉｍ 第 ２ 図 手続補正書（自発）
Claims (1)
- マルチプロセッサシステムにおける複数のプロセッサの
それぞれに対応して接続され、互いに他のデータ転送回
路とリング状にリングバスで接続され、前記プロセッサ
間のデータ転送をトークンによって行うデータ転送回路
において、メモリと、前記対応したプロセッサとの入力
ポートおよび出力ポート、他のデータ転送回路の入力リ
ングバスポートに接続される出力リングバスポート、イ
ンタフェース入力リングバスポート、前記メモリとのメ
モリアクセスポートとをもち、前記入力ポートから入力
したデータを出力リングバスポートにトークンとして出
力し、前記インタフェース入力リングバスポートから入
力するトークンの制御情報に従って前記出力リングバス
ポートへの通過出力か、前記対応するプロセッサへの前
記出力ポートからの出力か、前記メモリアクセスポート
を介しての前記メモリの書込み動作、もしくは読出しと
読出しデータをトークンとして前記出力リングバスポー
トへ出力するインタフェースと、前記インタフェースの
インタフェース入力リングバスポートに接続されたプロ
セス出力リングバスポートと、他のデータ転送回路の出
力リングバスポートと接続される入力リングバスポート
とをもち、前記入力リングバスポートから入力するトー
クンをその制御情報に従って前記プロセス出力リングバ
スへ通過出力か、処理プログラムデータとして内部に設
定するか、前記処理プログラムによる処理を行った結果
データを前記プロセス出力リングバスポートへ出力する
データフロープロセッサとを備えたことを特徴とするデ
ータ転送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15822886A JPS6315353A (ja) | 1986-07-04 | 1986-07-04 | デ−タ転送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15822886A JPS6315353A (ja) | 1986-07-04 | 1986-07-04 | デ−タ転送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6315353A true JPS6315353A (ja) | 1988-01-22 |
Family
ID=15667077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15822886A Pending JPS6315353A (ja) | 1986-07-04 | 1986-07-04 | デ−タ転送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6315353A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013537740A (ja) * | 2010-07-19 | 2013-10-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 分散仮想ブリッジ環境におけるレジスタ・アクセス |
-
1986
- 1986-07-04 JP JP15822886A patent/JPS6315353A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013537740A (ja) * | 2010-07-19 | 2013-10-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 分散仮想ブリッジ環境におけるレジスタ・アクセス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6126103B2 (ja) | ||
| JPS63255760A (ja) | 制御システム | |
| JPS6315353A (ja) | デ−タ転送回路 | |
| JPH0646413B2 (ja) | デ−タ処理プロセッサ | |
| JPH03152651A (ja) | 情報伝送システム | |
| JPS6269348A (ja) | デ−タ転送装置 | |
| JPH0348305A (ja) | ロボット制御装置 | |
| JP3274475B2 (ja) | データ処理装置 | |
| JPH01194052A (ja) | ディジタル信号処理プロセッサのデータ入出力回路 | |
| JPH0433152A (ja) | バスシステム | |
| JPH01276238A (ja) | データ処理装置 | |
| JPS61109167A (ja) | マルチμＣＰＵ制御方式 | |
| JPH01154272A (ja) | マルチプロセッサ装置 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPS63104155A (ja) | 電子計算機 | |
| JPS6095667A (ja) | 外部アドレス空間高速アクセス方式 | |
| JPS63163949A (ja) | マルチプロセツサシステム | |
| JPS62296263A (ja) | デ−タ転送回路 | |
| JPS608968A (ja) | デ−タバツフア制御方式 | |
| JPS63127361A (ja) | デ−タ処理装置 | |
| JPS5887612A (ja) | 入出力制御診断装置 | |
| JPH03189755A (ja) | メモリ間転送装置 | |
| JPH03167648A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPS6261976B2 (ja) | ||
| JPS6140658A (ja) | デ−タ処理装置 |