JP3274475B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP3274475B2 JP3274475B2 JP12557891A JP12557891A JP3274475B2 JP 3274475 B2 JP3274475 B2 JP 3274475B2 JP 12557891 A JP12557891 A JP 12557891A JP 12557891 A JP12557891 A JP 12557891A JP 3274475 B2 JP3274475 B2 JP 3274475B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- microprocessor
- system internal
- width
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、データ処理装置のＤＭ
Ａ転送手段に関する。
Ａ転送手段に関する。
【０００２】
【従来の技術】従来例では、ＤＭＡ転送時のバス幅とマ
イクロプロセッサのバス幅とが同じか、またはマイクロ
プロセッサのバス幅よりも小さく、メモリの構造もマイ
クロプロセッサのバス構造に合わせたものであった。
イクロプロセッサのバス幅とが同じか、またはマイクロ
プロセッサのバス幅よりも小さく、メモリの構造もマイ
クロプロセッサのバス構造に合わせたものであった。
【０００３】
【発明が解決しようとする課題】このように、従来例で
は、データバス幅がマイクロプロセッサのデータバス幅
以下であるので、ＤＭＡ転送速度はメモリアクセスタイ
ムに依存し高速のデータ転送には不利であった。
は、データバス幅がマイクロプロセッサのデータバス幅
以下であるので、ＤＭＡ転送速度はメモリアクセスタイ
ムに依存し高速のデータ転送には不利であった。
【０００４】本発明は、このような欠点を除去するもの
で、ＤＭＡ転送を高速に行えるデータ処理装置を提供す
ることを目的とする。
で、ＤＭＡ転送を高速に行えるデータ処理装置を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明は、マイクロプロ
セッサと、外部装置に対してＤＭＡ転送を行うＤＭＡコ
ントローラと、システム内部バスに接続され上記マイク
ロプロセッサおよび上記ＤＭＡコントローラにアクセス
されるメモリバンクとを備えたデータ処理装置におい
て、システム内部バスは、上記マイクロプロセッサのデ
ータバス幅をデータバス幅とする単位バスのＮ本（Ｎは
２以上の整数）で構成され、上記メモリバンクは、上記
単位バス対応に設けられ対応する単位バスを経由してア
クセスされるＮ個のバンクで構成され、上記ＤＭＡコン
トローラは、上記システム内部バスと等しいデータバス
幅のバスで上記システム内部バスに接続され、上記マイ
クロプロセッサと上記単位バスのひとつとを接続するバ
スサイジング回路を備えたことを特徴とする。
セッサと、外部装置に対してＤＭＡ転送を行うＤＭＡコ
ントローラと、システム内部バスに接続され上記マイク
ロプロセッサおよび上記ＤＭＡコントローラにアクセス
されるメモリバンクとを備えたデータ処理装置におい
て、システム内部バスは、上記マイクロプロセッサのデ
ータバス幅をデータバス幅とする単位バスのＮ本（Ｎは
２以上の整数）で構成され、上記メモリバンクは、上記
単位バス対応に設けられ対応する単位バスを経由してア
クセスされるＮ個のバンクで構成され、上記ＤＭＡコン
トローラは、上記システム内部バスと等しいデータバス
幅のバスで上記システム内部バスに接続され、上記マイ
クロプロセッサと上記単位バスのひとつとを接続するバ
スサイジング回路を備えたことを特徴とする。
【０００６】
【作用】メモリバンク15および16はそれぞれ16ビット幅
のデータバス幅をもち、メモリバンク15はシステム内部
バス14の下位16ビットに接続されており、メモリバンク
16はシステム内部バス14の上位16ビットに接続されてい
る。マイクロプロセッサ11はバスサイジング回路13を介
してシステム内部バス14に接続され、ＤＭＡコントロー
ラ17はシステム内部バス14に直接アクセスできるように
接続されている。このように、ＤＭＡコントローラ17は
メモリバンク15とメモリバンク16に同時にアクセスでき
るので、プロセッサは16ビット幅でしかメモリアクセス
できないが、ＤＭＡ転送時には32ビット幅の高速転送が
可能になる。
のデータバス幅をもち、メモリバンク15はシステム内部
バス14の下位16ビットに接続されており、メモリバンク
16はシステム内部バス14の上位16ビットに接続されてい
る。マイクロプロセッサ11はバスサイジング回路13を介
してシステム内部バス14に接続され、ＤＭＡコントロー
ラ17はシステム内部バス14に直接アクセスできるように
接続されている。このように、ＤＭＡコントローラ17は
メモリバンク15とメモリバンク16に同時にアクセスでき
るので、プロセッサは16ビット幅でしかメモリアクセス
できないが、ＤＭＡ転送時には32ビット幅の高速転送が
可能になる。
【０００７】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１は本発明の方式を用いた１実施例の
装置のブロック図である。
して説明する。図１は本発明の方式を用いた１実施例の
装置のブロック図である。
【０００８】プロセッサバス12は16ビット幅のデータバ
ス幅をもち、システム内部バス14は32ビット幅のデータ
バス幅をもつ。メモリバンク15および16はそれぞれ16ビ
ット幅のデータバス幅をもち、メモリバンク15はシステ
ム内部バス14の下位16ビットに接続され、メモリバンク
16はシステム内部バス14の上位16ビットに接続される。
マイクロプロセッサ11はバスサイジング回路13によりシ
ステム内部バス14に接続され、ＤＭＡコントローラ17は
システム内部バス14に直接アクセスできるように接続さ
れる。
ス幅をもち、システム内部バス14は32ビット幅のデータ
バス幅をもつ。メモリバンク15および16はそれぞれ16ビ
ット幅のデータバス幅をもち、メモリバンク15はシステ
ム内部バス14の下位16ビットに接続され、メモリバンク
16はシステム内部バス14の上位16ビットに接続される。
マイクロプロセッサ11はバスサイジング回路13によりシ
ステム内部バス14に接続され、ＤＭＡコントローラ17は
システム内部バス14に直接アクセスできるように接続さ
れる。
【０００９】すなわち、この実施例は、図１に示すよう
に、マイクロプロセッサ11と、外部装置に対してＤＭＡ
転送を行うＤＭＡコントローラ17と、システム内部バス
14に接続されマイクロプロセッサ11およびＤＭＡコント
ローラ17にアクセスされるメモリバンクとを備え、さら
に、本発明の特徴とする手段として、システム内部バス
14は、マイクロプロセッサ11のデータバス幅をデータバ
ス幅とする単位バスの２本で構成され、上記メモリバン
クは、上記単位バス対応に設けられ対応する単位バスを
経由してアクセスされる２個のバンクであるメモリバン
ク15および16で構成され、ＤＭＡコントローラ17は、シ
ステム内部バス14と等しいデータバス幅のバスでシステ
ム内部バス14に接続され、マイクロプロセッサ11と上記
単位バスのひとつとを接続するバスサイジング回路13を
備える。
に、マイクロプロセッサ11と、外部装置に対してＤＭＡ
転送を行うＤＭＡコントローラ17と、システム内部バス
14に接続されマイクロプロセッサ11およびＤＭＡコント
ローラ17にアクセスされるメモリバンクとを備え、さら
に、本発明の特徴とする手段として、システム内部バス
14は、マイクロプロセッサ11のデータバス幅をデータバ
ス幅とする単位バスの２本で構成され、上記メモリバン
クは、上記単位バス対応に設けられ対応する単位バスを
経由してアクセスされる２個のバンクであるメモリバン
ク15および16で構成され、ＤＭＡコントローラ17は、シ
ステム内部バス14と等しいデータバス幅のバスでシステ
ム内部バス14に接続され、マイクロプロセッサ11と上記
単位バスのひとつとを接続するバスサイジング回路13を
備える。
【００１０】次にこの実施例の動作を説明する。マイク
ロプロセッサ11は、バスサイジング回路13によりメモリ
バンク15および16の両方にアクセス可能であるが同時ア
クセスはできない。しかし、ＤＭＡコントローラ17は32
ビット幅の外部バス19とシステム内部バス14を直接制御
することができ、メモリバンク15とメモリバンク16とに
同時にアクセスできる。すなわち、マイクロプロセッサ
11は16ビットバス幅でしかメモリアクセスができない
が、ＤＭＡ転送時には32ビット幅での転送が可能にな
る。
ロプロセッサ11は、バスサイジング回路13によりメモリ
バンク15および16の両方にアクセス可能であるが同時ア
クセスはできない。しかし、ＤＭＡコントローラ17は32
ビット幅の外部バス19とシステム内部バス14を直接制御
することができ、メモリバンク15とメモリバンク16とに
同時にアクセスできる。すなわち、マイクロプロセッサ
11は16ビットバス幅でしかメモリアクセスができない
が、ＤＭＡ転送時には32ビット幅での転送が可能にな
る。
【００１１】
【発明の効果】本発明は、以上説明したように、ＤＭＡ
転送時にデータバス幅を拡張することによりマイクロプ
ロセッサのメモリアクセス速度を越えた高速のＤＭＡ転
送が行える効果がある。
転送時にデータバス幅を拡張することによりマイクロプ
ロセッサのメモリアクセス速度を越えた高速のＤＭＡ転
送が行える効果がある。
【図１】 本発明実施例の構成を示すブロック構成図。
【図２】 従来例の構成を示すブロック構成図。
11 マイクロプロセッサ 12 プロセッサバス (16ビット幅) 13 バスサイジング回路 14 システム内部バス (32ビット幅) 15、16 メモリバンク 17 ＤＭＡコントローラ 18 バス制御信号線 19 外部バス (32ビット幅) 21 マイクロプロセッサ 22 プロセッサバス (16ビット幅) 23 システム内部バス (32ビット幅) 24 メモリバンク 25 ＤＭＡコントローラ 26 外部バス (16ビット幅) 27 バス制御信号線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村上 憲也 東京都港区虎ノ門１丁目26番５号 エ ヌ・ティ・ティ・データ通信株式会社内 (56)参考文献 特開 昭60−201463（ＪＰ，Ａ) 特開 昭55−147720（ＪＰ，Ａ) 特開 昭61−175750（ＪＰ，Ａ) 特開 昭57−23158（ＪＰ，Ａ) 特開 昭61−138354（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 13/28,13/36
Claims (2)
- 【請求項１】 マイクロプロセッサと、外部装置に対し
てＤＭＡ転送を行うＤＭＡコントローラと、システム内
部バスに接続され上記マイクロプロセッサおよび上記Ｄ
ＭＡコントローラにアクセスされるメモリバンクとを備
えたデータ処理装置において、 システム内部バスは、上記マイクロプロセッサのデータ
バス幅をデータバス幅とする単位バスのＮ本（Ｎは２以
上の整数）で構成され、 上記メモリバンクは、上記単位バス対応に設けられ対応
する単位バスを経由してアクセスされるＮ個のバンクで
構成され、 上記ＤＭＡコントローラは、上記システム内部バスと等
しいデータバス幅のバスで上記システム内部バスおよび
上記外部装置と接続される外部バスに接続され、 上記マイクロプロセッサと上記単位バスのひとつとを接
続するバスサイジング回路を備えたことを特徴とするデ
ータ処理装置。 - 【請求項２】 Ｎ＝２である請求項１記載のデータ処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12557891A JP3274475B2 (ja) | 1991-04-25 | 1991-04-25 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12557891A JP3274475B2 (ja) | 1991-04-25 | 1991-04-25 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04326149A JPH04326149A (ja) | 1992-11-16 |
| JP3274475B2 true JP3274475B2 (ja) | 2002-04-15 |
Family
ID=14913655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12557891A Expired - Fee Related JP3274475B2 (ja) | 1991-04-25 | 1991-04-25 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3274475B2 (ja) |
-
1991
- 1991-04-25 JP JP12557891A patent/JP3274475B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04326149A (ja) | 1992-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0392657B1 (en) | System providing cache coherent direct memory access between dissimilar bus systems | |
| JP3274475B2 (ja) | データ処理装置 | |
| EP0391537B1 (en) | Lock converting bus-to-bus interface system | |
| JP3420114B2 (ja) | データ転送方式 | |
| JP2565916B2 (ja) | メモリアクセス制御装置 | |
| JPS647393Y2 (ja) | ||
| JPH0594404A (ja) | ダイレクト・メモリ・アクセス・コントローラ | |
| JPS6232832B2 (ja) | ||
| JPH06332851A (ja) | データ転送方式 | |
| JPH056329A (ja) | ダイレクトメモリアクセスシステム | |
| JP2642087B2 (ja) | 主記憶装置間データ転送処理機構 | |
| JPH02201569A (ja) | マイクロプロセッサ間通信方式 | |
| JPS6315353A (ja) | デ−タ転送回路 | |
| JPH0223451A (ja) | Ｄｍａ転送方式 | |
| JPH0512181A (ja) | 電子計算機 | |
| JPS6385958A (ja) | システム制御方式 | |
| JPH0322163A (ja) | コンピュータシステム | |
| JPH05113954A (ja) | 時分割多重化装置におけるデータ転送方法 | |
| JPH08320843A (ja) | コンピュータ装置 | |
| JPH01240960A (ja) | Ｄｍａ転送制御回路 | |
| JPH0195351A (ja) | データ転送装置 | |
| JPH03167648A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH06301626A (ja) | 電子制御機器 | |
| JPH07244633A (ja) | インタフェース装置 | |
| JPS616754A (ja) | ダイレクト・メモリ・アクセス転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |