JPS6362059A - 入出力アダプタのテスト方式 - Google Patents

入出力アダプタのテスト方式

Info

Publication number
JPS6362059A
JPS6362059A JP61207099A JP20709986A JPS6362059A JP S6362059 A JPS6362059 A JP S6362059A JP 61207099 A JP61207099 A JP 61207099A JP 20709986 A JP20709986 A JP 20709986A JP S6362059 A JPS6362059 A JP S6362059A
Authority
JP
Japan
Prior art keywords
input
output
data
test
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61207099A
Other languages
English (en)
Inventor
Sadayuki Ueki
植木 貞之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61207099A priority Critical patent/JPS6362059A/ja
Publication of JPS6362059A publication Critical patent/JPS6362059A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、本体装置と入出力アダプタのバッファとの間
でデータ授受を行って入出力アダプタのテストを行う方
式であって、 テストモードが設定されたとき、本体装置からの出力デ
ータをバッファに格納し、入力指令によりバッファに格
納した該出力データを本体装置に入力する手段を入出力
アダプタの制御部に設け、本体装置には入出力アダプタ
をテストモードに設定するとともに入出力制御して得ら
れた入出力データを比較検証する手段を設けたものであ
る。
〔産業上の利用分野〕
本発明は、人出力アダプタのテスト方式に係わり、特に
入出力アダプタ単体で運用テストを行うテスト方式に関
する。
近年、入出力アダプタにマイクロプロセッサを使用する
ものが普及し、本体装置と入出力装置との間のデータ転
送制御手段はファームウェア化されている。
この入出力アダプタの運用テストは、従来では入出力装
置を接続した状態でファームウェアを動作させて行われ
ているが、障害個所の切り分けができないとか、入出力
装置が必要である等の問題点があった。
このため、入出力アダプタ単体で運用テストを行うテス
ト方式が求められている。
〔従来の技術〕
以下第3図を参照しつつ従来のテスト方式を説明する。
第3図は本体装置との間でDMA転送を行う入出力アダ
プタにおける従来のテスト方式説明図である。図中、 1は本体装置で、中央処理装置CPU3.メモリ4等よ
り構成されるもの、 2は入出力アダプタであり、マイクロプロセッサMPU
7.入出力制御のためのファームウェア50く制御部)
等を格納したメモリ10、入出力装置12とのインタフ
ェースである入出力IF9等で構成されるもの、 100はバス線であって、本体装置1.入出力アダプタ
2間でDMAによるデータ転送を行うためのもの、 である。
上記構成において、本体装置1と入出力アダプタ2との
間でDMA転送を行うため、本体装置1と入出力アダプ
タ2の両方よりアクセス可能な制御レジスタ8が入出力
アダプタに設けられ、入出力要求、入出力装置番号等が
この制御レジスタ8に書込まれるとともに、デバイスコ
マンドワード(DCW)に基づく衆知の転送制御が行わ
れる。
ここで、入出力アダプタ2をテストする場合、上記DM
A制御を行うテストプログラム51を本体装置1で動作
させ、入出力装置12に対してデータを入出力してテス
トが行われる。
即ち、テストプログラム51は入出力装置12を指定し
て入出力アダプタ2に出力データ55を転送せしめ、入
出力装置12より入力要求が発信されたとき、メモリ4
の所定のアドレスを指定して入出力アダプタ2に入力デ
ータ56を転送せしめ、その間の異常発生を監視する。
上記テストは、入出力アダプタ2のファームウェア50
が動作するため、運用テストとなる。
なお、入出力装置12が接続されていない場合は、制御
レジスタ8をライト/リードするとか、入出力アダプタ
2において専用のテストプログラムを走行させる方法が
採用される。
〔発明が解決しようとする問題点〕
上記運用テストは、入出力装置12が必要であるととも
に、入出力アダプタ2と入出力装置12との障害切り分
けが困難であるという問題点がある。
一方、前述した入出力装置を接続せずにテストを行う方
法では、入出力アダプタ2のファームウェアは動作せず
、従って運用テストができないという問題点があった。
本発明は、上記問題点に鑑み、入出力アダプタ単体で運
用テストを行う簡易なテスト方式を提供することを目的
とするものである。
〔問題点を解決するための手段〕
上記目的のため、本発明の入出力アダプタのテスト方式
は、第1図本発明の原理説明図に示すように、 テストモード設定とともに該本体装置より出力された出
力データ(55)を自己の備えるバッファ(23)に格
納する格納手段(21)と、続いて発信された入力指令
に基づき、該バッファに格納した該出力データを入力デ
ータ(56)として該本体装置に入力する入力手段(2
2)とを該制御部に設け、 該入出力アダプタにテストモードを設定するモード設定
手段(24)と、 該出力データ(55)を該入出力アダプタ(15)に出
力し、続いて入力指令を発信する入出力制御手段(26
)と、 該出力データ(55)と該入力データ(56)とを比較
する検証手段(25)と を備えたテストプログラム(50)を本体装置(1)に
設けたものである。
〔作用〕
例えば、本体装置との間でDMA転送制御を行う入出力
アダプタでは、制御レジスタにモード設定用のレジスタ
を追加し、本体装置側のテストプログラムによりテスト
モードを設定する。
本体装置より出力指令が出されると、入出力アダプタの
ファームウェアはモード設定レジスタを検索し、本体装
置より所定のデータを読取って自己の備えるバッファに
格納する。
続いて、入力指令が本体装置より指令されると、バッフ
ァに格納したデータを本体装置に転送する。
本体装置のテストプログラムは上記モード設定入出力制
御を行うとともに、入出力データを比較し、一致不−敗
により入出力アダプタの良否を検証する。
以上により、切り分けが容易となるとともに、入出力装
置が接続されていない状態でも入出力アダプタのファー
ムウェアが動作するため、運用テストを行うことができ
る。
〔実施例〕
本発明の実施例を第2図を参照しつつ説明する。
第2図(a)は実施例のテストシステムブロック図、第
2図(blは動作フローチャート図である。
第2図(a)において、 14は、制御レジスタ13に設けられたモード設定レジ
スタで、バス線100を介して本体装置1より書込み可
能、且つ入出力アダプタ15のファームウェア52が読
取り可能なもの、52はファームウェア(制御部)であ
って、運用上の入出力側′a機能に加えて、モード設定
レジスタ14を検索し、テストモードがセットされたと
き、本体装置1より読取ったデータをバッファ53に格
納する格納手段21および入力指令に基づきバッファ5
3より本体装置1へ転送する転送手段22とを備えるも
の、 53は、メモリ10の空き領域であるバッファ、54は
本体装置1にロードされるテストプログラムであって、
モード設定レジスタ14にテストモードデータをセット
する手段(24)と、出力指令により出力データ55を
メモリ4より入出力アダプタ15に読取らせ、また入力
指令を発信してバッファ53に格納された出力データ5
5を入力データ56として返送せしめる入出力制御手段
(26)と、その入出力データ55.56を比較検証す
る検証手段(25)とを有するもの、であり、その他、
全図を通じて同一符号は同一対象物を表している。
上記構成のテストシステムにおいて、動作を以下に説明
する。
(1)  テストプログラム54は、モード設定レジス
タ14に例えばフラグをたてて、テストモードに設定す
る。(第2図(′b)−イ) (2)出力データ55の先頭アドレス等のデータを記述
したDCWをメモリ4の所定領域に格納するとともに、
制御レジスター3に入出力装置番号。
出力要求をセントして入出力アダプター5にスタートI
O命令を発信する。(ロ) (3)以上により入出力アダプター5のファームウェア
52が動作し、制御レジスター3、DCWとともに、モ
ード設定レジスター4を読取る。(ハ(4)テストモー
ドが設定されているとき、ファームウェア52はメモリ
4の所定アドレスより出力データ55を読取り、バッフ
ァ53に格納する。
(ニ) (5)データ転送が終了すると、制御レジスター3に終
了信号を格納し、割込み信号を出力する。(ホ) (6)テストプログラム54はデータ転送終了を確認す
ると入力制御を開始し、前記出力動作と同様に、入力デ
ータを格納する先頭アドレス等を指定して入力指令を入
出力アダプタ15に発信して起動する。(へ、ト) (7)入出力アダプタ15は前記格納した出力データ5
5をバッファ53より読取り、本体装置1のメモリ4に
指定の先頭アドレスより格納する。(チ) (8)データの入力が終了すると、テストプログラム5
4は、出力データ55と入力データ56とを比較し、良
否を判定する。(す、7) ファームウェア52は、テストモードが設定されていな
いときは入出力装置に対して所定のデータ転送を行うも
ので、上記のごと(、テストモード設定によりその殆ど
の機能が動作し、人出力アダプタの運用テストとなる。
〔発明の効果〕
本発明は、入出力アダプタのファームウェアを動作させ
て本体装置と入出力アダプタのバ・ノファとの間でデー
タ転送を行うテスト方式を提供するものであるから、運
用テストとともに、入出力アダプタ単体のテストができ
る効果は極めて多大である。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図(a)は実施例のテストシステムブロック図、第
2図(b)は動作フローチャート図、第3図は従来のテ
スト方式説明図、 である。図中、 1は本体装置、 2は人出力アダプタ、 3は中央処理装置CPU、 4は本体装置のメモリ、 7はマイクロプロセッサMPU、 8は制御レジスタ、 9は入出力インタフェース(I F)、10は入出力ア
ダプタのメモリ、 12は入出力装置、 13は制御レジスタ、 14はモード設定レジスタ、 50は従来のファームウェア、 51は従来のテストプログラム、 52はファームウェア、 53はバッファ、 54はテストプログラム、 55は出力データ、 56は入力データ、 100はバス線、 である。

Claims (1)

  1. 【特許請求の範囲】 本体装置と入出力装置との間に介在し、該本体装置と該
    入出力装置とのデータ転送を制御する制御部を備えた入
    出力アダプタ(15)のテスト方式であって、 テストモード設定とともに該本体装置(1)より出力さ
    れた出力データ(55)を自己の備えるバッファ(23
    )に格納する格納手段(21)と、統いて発信された入
    力指令に基づき、該バッファ(23)に格納した該出力
    データを入力データ(56)として該本体装置に入力す
    る入力手段(22)とを該制御部に設け、 該入出力アダプタ(15)にテストモードを設定するモ
    ード設定手段(24)と、 該出力データ(55)を該入出力アダプタ(15)に出
    力し、続いて入力指令を発信する入出力制御手段(26
    )と、 該出力データ(55)と入力された該入力データ(56
    )とを比較する検証手段(25)とを備えたテストプロ
    グラム(50)を本体装置(1)に設けたことを特徴と
    する入出力アダプタのテスト方式。
JP61207099A 1986-09-03 1986-09-03 入出力アダプタのテスト方式 Pending JPS6362059A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61207099A JPS6362059A (ja) 1986-09-03 1986-09-03 入出力アダプタのテスト方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61207099A JPS6362059A (ja) 1986-09-03 1986-09-03 入出力アダプタのテスト方式

Publications (1)

Publication Number Publication Date
JPS6362059A true JPS6362059A (ja) 1988-03-18

Family

ID=16534182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61207099A Pending JPS6362059A (ja) 1986-09-03 1986-09-03 入出力アダプタのテスト方式

Country Status (1)

Country Link
JP (1) JPS6362059A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5179521A (ja) * 1975-01-08 1976-07-10 Hitachi Ltd
JPS58121200A (ja) * 1982-01-13 1983-07-19 Fujitsu Ltd デ−タバツフア診断方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5179521A (ja) * 1975-01-08 1976-07-10 Hitachi Ltd
JPS58121200A (ja) * 1982-01-13 1983-07-19 Fujitsu Ltd デ−タバツフア診断方式

Similar Documents

Publication Publication Date Title
US5423029A (en) Circuit and method for testing direct memory access circuitry
US5481756A (en) DMA controller mailing auto-initialize halting unit
JPS634209B2 (ja)
JPS6362059A (ja) 入出力アダプタのテスト方式
JPS63305445A (ja) 電源切断時のデ−タ書込み方式
JP2635637B2 (ja) システム内メモリの試験装置
KR100259585B1 (ko) 디엠에이 콘트롤러
JPH05225114A (ja) Io制御装置
JP2639927B2 (ja) データ処理システムにおける制御装置の試験方法
JPH0541041A (ja) 磁気デイスクライト・リード診断方式
JPS6240748B2 (ja)
JPS59106060A (ja) デ−タロギング方式
JPH0782447B2 (ja) Dmaデータ転送制御装置
JPH0192846A (ja) 周辺装置の試験方式
JPS6229830B2 (ja)
JPH01175656A (ja) 高速データ転送方式
JPH01321529A (ja) 装置初期診断方式
JPH11327798A (ja) データ転送制御装置
JPH0421897B2 (ja)
JPH05233526A (ja) Dma制御方式
JPS6292060A (ja) 並列処理システム
JPS6043549B2 (ja) デ−タ転送制御方式
JPS6325758A (ja) スレ−ブプロセサ
JPH07319802A (ja) データ転送方式
JPS6057444A (ja) ファ−ムウエア装置診断試験方式