JPS6156819B2 - - Google Patents

Description

【発明の詳細な説明】 発明の技術分野 本発明は、データ処理システムの運用開始時、
たとえば電源投入時などに、チヤネル装置のデー
タ転送系機能の正常性を初期チエツクするために
有用な診断方式に関し、特に、実際のＩ／Ｏ装置
を切離して、主記憶装置とチヤネル装置との間の
転送系を、動的にチエツクすることが可能な診断
方式に関する。

技術の背景 従来、チヤネルの初期診断においては、バツフ
ア・メモリの固定障害や制御レジスタの機能チエ
ツク等は行なわれていたが、バツフア・メモリを
含む転送系の動的状態に関するチエツクは、それ
を行なうためにチヤネルに実Ｉ／Ｏあるいは擬似
Ｉ／Ｏを接続して、実際にデータを転送する必要
が生じるため、通常の初期診断時には実行困難で
あり、ハードウエアの診断率が低いという問題が
あつた。

発明の目的および構成 本発明は、上述した問題点を解決するため、チ
ヤネルの初期診断の際、Ｉ／Ｏを使用することな
く、チヤネル内にチヤネルと主記憶装置との間の
みでのデータ転送を可能にする手段を設けること
により、チヤネルの転送系チエツクが可能な診断
方式を実現することを目的とするものである。

本発明は、そのための構成として、CPU、メ
モリ装置、チヤネル装置、Ｉ／Ｏ装置からなるデ
ータ処理システムにおいて、上記メモリ装置内に
格納されている第１のテストデータ源と、上記チ
ヤネル装置に設けられた上記第１のテストデータ
と同一内容のテストデータを発生する第２のテス
トデータ源と、比較部と、通常処理および診断処
理の動作モードを切替えるスイツチとを有し、診
断処理の動作モードのとき、上記スイツチにより
チヤネル装置とＩ／Ｏ装置との結合を切離すとと
もに、チヤネル装置とメモリ装置との間のデータ
転送系に、上記第２のテストデータ源および比較
部を結合可能にし、出力転送系のチエツクは、上
記メモリ装置内の第１のテストデータ源からチヤ
ネル装置へテストデータを転送し、該チヤネル装
置が受信した該テストデータと第２のテストデー
タ源から発生させたテストデータとを上記比較部
により比較することにより行ない、また入力転送
系のチエツクは、チヤネル装置内の第２のテスト
データ源からメモリ装置へテストデータを転送
し、該メモリ装置に入力されたテストデータと第
１のテストデータ源のテストデータとを上記
CPUにより比較することにより行なうことを特
徴としている。

発明の実施例 第１図は、本発明が対象とするデータ処理シス
テムの概要構成図である。システムは、中央処理
装置CPU、主記憶装置MSU、チヤネル装置
CHU、Ｉ／Ｏ装置で構成されるものとし、Ｉ／
Ｏ制御装置は、場合によりＩ／Ｏ装置あるいはチ
ヤネル装置CHUに機能的に含まれているものと
する。

更に、CPUとMSUとの間、およびMSUとCHU
との間には、それぞれデータ転送バスａ，ｂが張
られ、そしてCPUとCHUとの間には、命令、割
込みの起動／受付にかかわるコントロール線Ｃが
張られている。またCHUとＩ／Ｏとの間は、適
切なインタフエースｄによつて結ばれている。

チヤネル装置CHUを経由して行なわれるデー
タ転送には、MSU→CHU→Ｉ／Ｏ、あるいは
Ｉ／Ｏ→CHU→MSUの２つの方向があるが、本
発明では、初期診断時に、CPUからCHUへ診断
モード信号を送り、CHUにＩ／Ｏとの間のイン
タフエースｄを切断する。

他方、CHU内に、CHUとMSUとの間のバスｂ
にデータを書き込んだりバスｂからデータを読出
したりすることが可能な手段を設けて、MSUと
CHUとの間で両方向のデータ転送を実行し、
CHUあるいはMSUにおいて、受信データを期待
値と比較照合するなどの手段を用いて、データ転
送系のチエツクを行なうものである。

データ転送系のチエツクとしては、上記したデ
ータ照合の他、パリテイによるハードウエア・チ
エツク、データのチエイニング・チエツク、チヤ
ネル・コントロール・チエツクなどが可能であ
る。

第２図および第３図は、本発明の実施例システ
ムの概念図である。第２図は主記憶装置からＩ／
Ｏ装置へデータを出力転送する時の診断機構を示
し、第３図は、Ｉ／Ｏ装置から主記憶装置へデー
タを入力転送する時の診断機構を示す。

両図において、１はCPU、２はMSU、３は第
１テストデータ源、４はCHU、５はデータバツ
フアレジスタDBR、６は第２テストデータ源、
７は比較部、８はエラー表示ラツチ、９，９′は
転送方向切替スイツチ、１０，１０′は診断モー
ドスイツチ、１１，１２はＩ／Ｏ装置、１３は入
力された第２テストデータ、１４は比較部を示
す。

ここで、MSU内の第１テストデータ源３と
CHU内の第２テストデータ源６とが発生するテ
ストデータは、複数の転送単位で構成された全く
同一の内容のものである。第１テストデータ源３
は、MSからCHUへのデータ出力転送のチエツク
の際に、テストデータ源として使用されるが、
CHUからMSへのデータ入力転送のチエツクの際
は、MSへ書き込まれたデータと照合するための
期待値データ源として使用される。同様に、第２
テストデータ源６は、MSからCHUへのデータ出
力転送のチエツクの際に、MSからDBR５へ書き
込まれたテストデータと照合する期待値データ源
となり、他方、CHUからMSへのデータ入力転送
のチエツクの際には、テストデータ源として機能
する。

また、転送方向切替スイツチ９，９′は、９が
ONのとき出力転送状態、９′がONのとき入力転
送状態を示し、診断モードスイツチ１０，１０′
のｒ，r′は診断モード位置、Ｓ，S′は通常処理モ
ード位置を示している。なお第２図および第３図
では、CPU１からの初期診断指令により、診断
モードスイツチ１０，１０′は、共にｒ位置にあ
り、その結果として、Ｉ／Ｏ装置１１，１２は、
チヤネル装置４から切離されている。

第２図に示すデータ出力転送チエツク動作の場
合、転送方向切替スイツチ９はON、９′はOFF
に設定される。他方、第３図に示すデータ入力転
送チエツク動作の場合、スイツチ９，９′は、そ
の逆に設定される。

はじめに、第２図によりデータ出力転送のチエ
ツク動作を説明する。まずCPUは、MSU内に予
め用意してある複数の第１テストデータ源３を、
テストデータとして、MSUからCHUへのバスｂ
上に順次読出す。同時にCHUは、バスｂ上の第
１テストデータを、DBR５中に順次書込み、次
いで読出して比較部７の一方の入力へ供給する。

第２テストデータ源６は、DBR５から比較部
７へ読出された第１テストデータ源３と同期し
て、対応する期待値データを、第２テストデータ
源６から比較部７の他方の入力へ供給する。比較
部７は、テストデータを期待値データと照合し、
不一致の場合、エラー表示ラツチ８をONにす
る。

このように、比較部７は、MSUから出力転送
されたデータをCHU内でチエツクし、Ｉ／Ｏを
使用する必要をなくす。またCPUは、ラツチ８
のON状態、その他図示しないパリテイ・エラー
等のエラー・ステイタス発生の有無を調べること
により、データ出力転送時の診断を行なう。

次に、第３図によりデータ入力転送のチエツク
動作を説明する。CHUの第２テストデータ源６
は、MSUへ転送すべきテストデータを、Ｉ／Ｏ
に代つて供給する第２テストデータ源６により発
生されたテストデータは、DBR５中に順次書込
まれる。書込まれたテストデータは、続いて、
DBR５からMSUへのバスｂ上に読出される。
CPUは、CHUから転送されたバスｂ上のテスト
データを、MSU内に予め用意したエリアに、入
力第２テストデータ１３として書込む。CPUの
比較部１４は、第１テストデータ源３と入力第２
テストデータ１３との対応するもの同士を順次比
較照合し、不一致をチエツクする。このようにし
て、CPUはデータ入力転送のチエツクを行な
う。次に第４図により、CHUの具体的な回路構
成を説明する。

第４図において、４はCHU、５はDBR、６は
第２テストデータ源、７は比較部、８はエラー表
示ラツチ、１６はCH主機能部、１７はバス・イ
ン・レジスタBI、１８はバス・アウト・レジス
タBO、１９乃至２２はANDゲート、２３および
２３′はORゲート、２４は診断モード・フリツプ
フロツプDMFF、２５および２６は禁止ゲート
Ｇ１，Ｇ２，２７および２８はANDゲートＧ
３，Ｇ４，２９は制御部、３０はインバータを示
す。また、IN PUTおよびOUT PUTはCHUの入
出力転送動作を切替える制御信号、MBO、
MBI、DBO、DBIは、CHUとMSあるいはＩ／Ｏ
との間のバスである。

CH主機能部１６は、CHとしてのデータ転送処
理を行なう一般的な回路構成部分である。

通常処理モードでのデータ入力転送時には、
IN PUT信号がONにされ、DBIから、Ｇ１、OR
ゲート２３′、バス・イン・レジスタBI、ANDゲ
ート２０、ORゲート２３、DBR、ANPゲート２
１を経てMBIへ達するルートが機能化される。
Ｉ／Ｏからのデータは、これらの機能化されてい
るルートを通して、MSへ転送処理される。

他方、データ出力転送時には、OUT PUT信号
がONにされ、MBOから、ANDゲート１９、OR
ゲート２３、DBR、ANDゲート２２、バス・ア
ウト・レジスタBO、Ｇ２を経てDBOに達するル
ートが機能化され、MSからのデータは、これら
の機能化されているルートを通して、Ｉ／Ｏへ転
送処理される。

診断動作を行なう場合には、CPUからの指令
によりDMFFをONとし、CHUを診断モードにす
る。その結果、ゲートＧ１，Ｇ２は禁止され、
CHUとＩ／Ｏとの結合は切断される。その代
り、ゲートＧ３，Ｓ４が開かれ、第２テストデー
タ源６および比較部７が、CH主機能部１６に結
合される。

以後の診断動作は、第２図および第３図により
説明した通りである。制御部２９は、第２テスト
データ源６および比較部７を制御して、順次的な
テストデータの発生あるいは比較動作を行なわせ
る。

第５図乃至第８図は、本実施例方式全体の制御
手順を示すフロー図である。なおここでは、便宜
上MSからCHUへのデータ転送系を「WRITE
系」と表わし、CHUからMSへのデータ転送系を
「READ系」と表わしている。また各図中、CPU
処理と記したブロツク以外は、全てCHUにより
実行される動作である。以下に各図を簡単に説明
する。

第５図および第６図は、WRITE系の診断制御
手順を示している。

CPUは、診断モードにおいては、MSからCHU
へテストデータを転送する場合、通常のSIO命令
を使用することができないので、まず、CHUが
実行するWRITEコマンド列をMS上に展開してお
く。また同時に、第１テストデータ源もMS上に
準備する。

次にCPUは、コントロール線Ｃを介して、診
断対象CHUに対し、診断モード、フリツプフロ
ツプDMFFのセツトを指示し、続いて、WRITE
系の転送開始を指示する。

CHUの制御部は、MS上のWRITEコマンドを
取り出し、テストデータの転送を実行する。コマ
ンド正常処理が続く限り次々をコマンドのフエツ
チと処理を繰り返す。次にCHUは、転送された
第１テストデータと予め保持している期待値（第
２テストデータ）とを比較し、一致を調べる。

以上の過程で、エラーあるいは異常処理が検出
されると、CHUは、CPUに報告し、他方、すべ
てが正常に終了したとき、同様にそれをCPUに
報告する。

第７図および第８図は、READ系の診断制御手
順を示している。

CPUは、上述したWRITE系の診断の場合と同
様にMS上にREADコマンド列を展開し、また
CHUから転送されているデータを格納するため
のエリアをクリアする。続いて、CHUに診断モ
ードのセツトと動作開始を指示する。

CHUはREADコマンドをMSからフエツチして
実行し、第２テストデータ源からテストデータを
MSへ転送する。

CHUは異常処理がなければ、全てのデータを
MSへ転送し、コントロール線Ｃを介して、CPU
へ報告する。

次にCPUは、CHUから転送されたテストデー
タ（入力第２テストデータ）を期待値（第１テス
トデータ）と比較し、エラーの有無をチエツクす
る。

発明への効果 以上述べたように、本発明によれば、従来は診
断が困難であつた転送系の回路について、Ｉ／Ｏ
のインタフエースを使用することなしにチエツク
することが可能となる。また、データ自体のチエ
ツクが可能であるため、信頼性の高いチエツクが
できる。

【図面の簡単な説明】

第１図は一般的なデータ処理システムの概要構
成図、第２図および第３図は本発明を実施したシ
ステムの概念的説明図、第４図はCHUの実施例
構成図、第５図乃至第８図は本実施例の制御手順
を示すフロー図である。 図中、４はCHU、５はDBR、６は第２テスト
データ源、７は比較部、８はエラー表示ラツチ、
１６はCH主機能部、２４は診断モードフリツプ
フロツプ、２５および２６はＩ／Ｏを切る禁止ゲ
ート、２７および２８は診断回路を接続する
ANDゲート、２９は制御部を示す。

Claims (1)

【特許請求の範囲】
1. １ CPU、メモリ装置、チヤネル装置、Ｉ／Ｏ
   装置からなるデータ処理システムにおいて、上記
   メモリ装置内に格納されている第１のテストデー
   タ源と、上記チヤネル装置に設けられた上記第１
   のテストデータと同一内容のテストデータを発生
   する第２のテストデータ源と、比較部と、通常処
   理および診断処理の動作モードを切替えるスイツ
   チとを有し、診断処理の動作モードのとき、上記
   スイツチによりチヤネル装置とＩ／Ｏ装置との結
   合を切離すとともに、チヤネル装置とメモリ装置
   との間のデータ転送系に、上記第２のテストデー
   タ源および比較部を結合可能にし、出力転送系の
   チエツクは、上記メモリ装置内の第１のテストデ
   ータ源からチヤネル装置へテストデータを転送
   し、該チヤネル装置が受信した該テストデータと
   第２のテストデータ源から発生させたテストデー
   タとを上記比較部により比較することにより行な
   い、また入力転送系のチエツクは、チヤネル装置
   内の第２のテストデータ源からメモリ装置へテス
   トデータを転送し、該メモリ装置に入力されたテ
   ストデータと第１のテストデータ源のテストデー
   タとを上記CPUにより比較することにより行な
   うことを特徴とするチヤネル装置における転送系
   診断方式。