JPH0528101A - バス通信方式 - Google Patents
バス通信方式Info
- Publication number
- JPH0528101A JPH0528101A JP3177053A JP17705391A JPH0528101A JP H0528101 A JPH0528101 A JP H0528101A JP 3177053 A JP3177053 A JP 3177053A JP 17705391 A JP17705391 A JP 17705391A JP H0528101 A JPH0528101 A JP H0528101A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- signal
- bus
- transmission request
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 エラー信号又は任意停止信号が発生しても、
通信の中断を短時間で回復できるようにすることにあ
る。 【構成】 複数のバス送信要求を、送信要求レジスタ1
に格納すると、優先制御部2によって、送信要求レジス
タ1の中で優先順位の高いバス送信要求が選ばれ、バス
への送信制御を行う送信制御部3から送信要求信号4が
出力される。そこで、エラー信号5、又は、任意停止信
号6を送信制御部3が受信したとき、送信制御部3が送
信要求信号4を出力中であれば、出力中の送信要求信号
4を正常に出力させ、その後のバスに対しては、バス送
信要求を行わないため、送信要求信号4を出力しない。
このとき、送信要求レジスタ1は、保留されたバス送信
要求を保持している。
通信の中断を短時間で回復できるようにすることにあ
る。 【構成】 複数のバス送信要求を、送信要求レジスタ1
に格納すると、優先制御部2によって、送信要求レジス
タ1の中で優先順位の高いバス送信要求が選ばれ、バス
への送信制御を行う送信制御部3から送信要求信号4が
出力される。そこで、エラー信号5、又は、任意停止信
号6を送信制御部3が受信したとき、送信制御部3が送
信要求信号4を出力中であれば、出力中の送信要求信号
4を正常に出力させ、その後のバスに対しては、バス送
信要求を行わないため、送信要求信号4を出力しない。
このとき、送信要求レジスタ1は、保留されたバス送信
要求を保持している。
Description
【0001】
【産業上の利用分野】本発明は、バス通信の停止再開機
能に関する。
能に関する。
【0002】
【従来の技術】従来のバス通信方式は、エラー信号又は
任意停止信号が発生すると、バス送信中等にもかかわら
ず、バスを途中で停止させるか、そうでなければ、エラ
ー信号又は任意停止信号が発生しても、継続してバス送
信要求を行っていた。
任意停止信号が発生すると、バス送信中等にもかかわら
ず、バスを途中で停止させるか、そうでなければ、エラ
ー信号又は任意停止信号が発生しても、継続してバス送
信要求を行っていた。
【0003】
【発明が解決しようとする課題】この従来のバス通信方
式は、エラー信号又は任意停止信号が発生すると、バス
送信中等にもかかわらず、バスを途中で停止させたり、
又は、バス送信要求を停止しないために、バスに接続さ
れている他の通信装置等に大きな影響を与えてしまい、
通信の回復が大幅に遅れるという問題点があった。
式は、エラー信号又は任意停止信号が発生すると、バス
送信中等にもかかわらず、バスを途中で停止させたり、
又は、バス送信要求を停止しないために、バスに接続さ
れている他の通信装置等に大きな影響を与えてしまい、
通信の回復が大幅に遅れるという問題点があった。
【0004】本発明の目的は、エラー信号又は任意停止
信号が発生しても、通信の中断を短時間で回復できるよ
うにすることにある。
信号が発生しても、通信の中断を短時間で回復できるよ
うにすることにある。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、複数のバス送信要求の情報を保持する送
信要求レジスタと、前記送信要求レジスタの情報の中か
ら優先順位の高いバス送信要求を選び出す優先制御部
と、バスへの送信制御を行う送信制御部と、送信制御部
が送信要求信号を出力中に、エラー信号又は任意停止信
号が発生しても、出力中の送信要求信号を正常に出力さ
せ、その後のバスに対しては、バス送信要求を行わない
ようにしたものである。
に、本発明は、複数のバス送信要求の情報を保持する送
信要求レジスタと、前記送信要求レジスタの情報の中か
ら優先順位の高いバス送信要求を選び出す優先制御部
と、バスへの送信制御を行う送信制御部と、送信制御部
が送信要求信号を出力中に、エラー信号又は任意停止信
号が発生しても、出力中の送信要求信号を正常に出力さ
せ、その後のバスに対しては、バス送信要求を行わない
ようにしたものである。
【0006】また、送信制御部に停止解除信号を加える
ようにしたものである。
ようにしたものである。
【0007】さらに、送信要求レジスタ、優先制御部、
及び、送信制御部にリセット信号を加えるようにしたも
のである。
及び、送信制御部にリセット信号を加えるようにしたも
のである。
【0008】
【実施例】次に、本発明について、図面を参照して説明
する。
する。
【0009】図1は、本発明のバス通信方式の一実施例
である。図1において、まず、複数のバス送信要求を、
送信要求レジスタ1に格納すると、優先制御部2によっ
て、送信要求レジスタ1の中で優先順位の高いバス送信
要求が選ばれ、バスへの送信制御を行う送信制御部3か
ら送信要求信号4が出力される。そこで、エラー信号
5、又は、任意停止信号6を送信制御部3が受信したと
き、送信制御部3が送信要求信号4を出力中であれば、
出力中の送信要求信号4を正常に出力させ、その後のバ
スに対しては、バス送信要求を行わないため、送信要求
信号4を出力しない。このとき、送信要求レジスタ1
は、保留されたバス送信要求を保持している。
である。図1において、まず、複数のバス送信要求を、
送信要求レジスタ1に格納すると、優先制御部2によっ
て、送信要求レジスタ1の中で優先順位の高いバス送信
要求が選ばれ、バスへの送信制御を行う送信制御部3か
ら送信要求信号4が出力される。そこで、エラー信号
5、又は、任意停止信号6を送信制御部3が受信したと
き、送信制御部3が送信要求信号4を出力中であれば、
出力中の送信要求信号4を正常に出力させ、その後のバ
スに対しては、バス送信要求を行わないため、送信要求
信号4を出力しない。このとき、送信要求レジスタ1
は、保留されたバス送信要求を保持している。
【0010】次に、送信制御部3が停止解除信号7を受
信すると、送信要求レジスタ1内に保留されていたバス
送信要求を再開する。送信要求レジスタ1、優先制御部
2、及び、送信制御部3がリセット信号8を受信する
と、送信要求レジスタ1、優先制御部2、及び、送信制
御部3を初期状態にして、最初から、処理を再開する。
信すると、送信要求レジスタ1内に保留されていたバス
送信要求を再開する。送信要求レジスタ1、優先制御部
2、及び、送信制御部3がリセット信号8を受信する
と、送信要求レジスタ1、優先制御部2、及び、送信制
御部3を初期状態にして、最初から、処理を再開する。
【0011】
【発明の効果】以上説明したように、本発明は、送信制
御部が送信要求信号を出力中に、エラー信号又は任意停
止信号が発生しても、出力中の送信要求信号を正常に出
力させ、その後のバスに対しては、バス送信要求を行わ
ないため、バスに接続されている他の通信装置等にまで
大きな影響を与えることなく、通信の中断を短時間で回
復できるという効果が得られる。
御部が送信要求信号を出力中に、エラー信号又は任意停
止信号が発生しても、出力中の送信要求信号を正常に出
力させ、その後のバスに対しては、バス送信要求を行わ
ないため、バスに接続されている他の通信装置等にまで
大きな影響を与えることなく、通信の中断を短時間で回
復できるという効果が得られる。
【図1】本発明のバス通信方式の一実施例を示す図であ
る。
る。
1 送信要求レジスタ
2 優先制御部
3 送信制御部
4 送信要求信号
5 エラー信号
6 任意停止信号
7 停止解除信号
8 リセット信号
Claims (3)
- 【請求項1】複数のバス送信要求の情報を保持する送信
要求レジスタと、前記送信要求レジスタの情報の中から
優先順位の高いバス送信要求を選び出す優先制御部と、
バスへの送信制御を行う送信制御部と、送信制御部が送
信要求信号を出力中に、エラー信号又は任意停止信号が
発生しても、出力中の送信要求信号を正常に出力させ、
その後のバスに対しては、バス送信要求を行わないよう
にしたことを特徴とするバス通信方式。 - 【請求項2】送信制御部に停止解除信号を加えるように
した請求項1記載のバス通信方式。 - 【請求項3】送信要求レジスタ、優先制御部、及び、送
信制御部にリセット信号を加えるようにした請求項1記
載のバス通信方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3177053A JPH0528101A (ja) | 1991-07-18 | 1991-07-18 | バス通信方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3177053A JPH0528101A (ja) | 1991-07-18 | 1991-07-18 | バス通信方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0528101A true JPH0528101A (ja) | 1993-02-05 |
Family
ID=16024311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3177053A Pending JPH0528101A (ja) | 1991-07-18 | 1991-07-18 | バス通信方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0528101A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5662368A (en) * | 1995-06-22 | 1997-09-02 | Aisin Seiki Kabushiki Kaisha | Automobile seat |
-
1991
- 1991-07-18 JP JP3177053A patent/JPH0528101A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5662368A (en) * | 1995-06-22 | 1997-09-02 | Aisin Seiki Kabushiki Kaisha | Automobile seat |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5019966A (en) | Dual processors using busy signal for controlling transfer for predetermined length data when receiving processor is processing previously received data | |
JPH0528101A (ja) | バス通信方式 | |
US5303345A (en) | Method for controlling data sending and receiving operations of a microprocessor | |
EP0288191B1 (en) | Method and apparatus for data transfer handshake pipelining | |
JPH0740229B2 (ja) | 割り込み入力信号制御方式 | |
JP3288158B2 (ja) | チャネル制御方式 | |
JP2671829B2 (ja) | クロック切替回路 | |
JP2730148B2 (ja) | 制御開始パルス発生回路 | |
JP3408046B2 (ja) | データ通信システム及びデータ通信方法 | |
JPH09305535A (ja) | 制御系シリアルバスの非同期多重方式 | |
JP3052646B2 (ja) | 多重通信装置 | |
JPH06334668A (ja) | 多重伝送方式 | |
JPH05102882A (ja) | 冗長系選択回路 | |
JPH04107663A (ja) | 同期式通信システムの制御方式 | |
JPS6358564A (ja) | バス変換装置に於ける割込み制御方式 | |
JPH03136119A (ja) | データ伝送方式 | |
JPH06334669A (ja) | 多重伝送方式 | |
JPH0414339A (ja) | 端末装置 | |
JPH04352272A (ja) | 実行制御装置 | |
JPH0795282B2 (ja) | 2重化マイクロプロセッサの自動切換装置 | |
JPH0734561B2 (ja) | Hdlc回線制御方式 | |
JPH04360251A (ja) | コンピュータシステム | |
JPS6024661A (ja) | 入出力カ−ドのインタ−ロツク方法 | |
JPS5971504A (ja) | 信号選出装置 | |
JPH03156552A (ja) | ダイレクトメモリアクセス制御回路方式 |