JP3408046B2 - データ通信システム及びデータ通信方法 - Google Patents
データ通信システム及びデータ通信方法Info
- Publication number
- JP3408046B2 JP3408046B2 JP01116596A JP1116596A JP3408046B2 JP 3408046 B2 JP3408046 B2 JP 3408046B2 JP 01116596 A JP01116596 A JP 01116596A JP 1116596 A JP1116596 A JP 1116596A JP 3408046 B2 JP3408046 B2 JP 3408046B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer direction
- master device
- bit
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マスタ装置とスレ
ーブ装置とを唯一の通信媒体を介して接続してなるデー
タ通信システム及びデータ通信方法に関するものであ
る。
ーブ装置とを唯一の通信媒体を介して接続してなるデー
タ通信システム及びデータ通信方法に関するものであ
る。
【０００２】
【従来の技術】従来、信号線１本のみによりデータ通信
を行なうデータ通信装置は、マスタ通信装置（スタート
ビットを出力する側の装置）が転送方向（送信叉は受
信）を制御するように構成されている。
を行なうデータ通信装置は、マスタ通信装置（スタート
ビットを出力する側の装置）が転送方向（送信叉は受
信）を制御するように構成されている。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
例では、マスタ装置からスレーブ装置（スタートビット
を出力しない側の装置）へのデータ転送時において、ス
レーブ装置が受信可能な状態であるかを確認するために
一度スレーブ装置からマスタ装置へのデータ転送を行わ
なければならない。そのため、データ通信パフォーマン
スが向上しない。
例では、マスタ装置からスレーブ装置（スタートビット
を出力しない側の装置）へのデータ転送時において、ス
レーブ装置が受信可能な状態であるかを確認するために
一度スレーブ装置からマスタ装置へのデータ転送を行わ
なければならない。そのため、データ通信パフォーマン
スが向上しない。
【０００４】
【課題を解決するための手段】本発明は上述した課題を
解決し、データ通信のパフォーマンスを向上させること
を目的としてなされたものである。そして、係る目的を
達成する一手段として例えば以下の構成を備える。
解決し、データ通信のパフォーマンスを向上させること
を目的としてなされたものである。そして、係る目的を
達成する一手段として例えば以下の構成を備える。
【０００５】即ち、マスタ装置とスレーブ装置とを唯一
の通信媒体を介して接続してなるデータ通信システムで
あって、前記マスタ装置に、スタートビットとストップ
ビットを含むデータを前記スレーブ装置に送信する第１
の送信手段と、転送方向指示データを含む前記スレーブ
装置よりのデータを受信する第１の受信手段と前記第１
の受信手段で受信した転送方向指示データよりデータの
転送方向を判別する判別手段と、自装置よりの送信デー
タを遮断する送信データ遮断手段とを備え、前記スレー
ブ装置に、マスタ装置よりのデータを受信する第２の受
信手段と、前記第２の受信手段で受信したマスタ装置よ
りのスタートビットを検出する検出手段と、転送方向指
示ビット及びストップビットを含むデータを送信する第
２の送信手段とを備えることを特徴とする。
の通信媒体を介して接続してなるデータ通信システムで
あって、前記マスタ装置に、スタートビットとストップ
ビットを含むデータを前記スレーブ装置に送信する第１
の送信手段と、転送方向指示データを含む前記スレーブ
装置よりのデータを受信する第１の受信手段と前記第１
の受信手段で受信した転送方向指示データよりデータの
転送方向を判別する判別手段と、自装置よりの送信デー
タを遮断する送信データ遮断手段とを備え、前記スレー
ブ装置に、マスタ装置よりのデータを受信する第２の受
信手段と、前記第２の受信手段で受信したマスタ装置よ
りのスタートビットを検出する検出手段と、転送方向指
示ビット及びストップビットを含むデータを送信する第
２の送信手段とを備えることを特徴とする。
【０００６】そして例えば、前記送信データ遮断手段
は、前記判別手段がデータ転送方向をスレーブ装置より
マスタ装置方向であると判別するとマスタ装置よりの送
信データを遮断することを特徴とする。そして、前記マ
スタ装置は、自装置よりの送信データがある場合に前記
スレーブ装置にスタートビットを出力し、スレーブ装置
の検出手段が当該スタートビットを検出した場合に自装
置に送信データがある場合には前記第２の送信手段によ
りデータ転送方向をスレーブ装置よりマスタ装置とする
指示状態として転送方向指示ビット及びストップビット
を含むデータを送信することを特徴とする。
は、前記判別手段がデータ転送方向をスレーブ装置より
マスタ装置方向であると判別するとマスタ装置よりの送
信データを遮断することを特徴とする。そして、前記マ
スタ装置は、自装置よりの送信データがある場合に前記
スレーブ装置にスタートビットを出力し、スレーブ装置
の検出手段が当該スタートビットを検出した場合に自装
置に送信データがある場合には前記第２の送信手段によ
りデータ転送方向をスレーブ装置よりマスタ装置とする
指示状態として転送方向指示ビット及びストップビット
を含むデータを送信することを特徴とする。
【０００７】また例えば、前記スレーブ装置の第２の送
信手段は、自装置よりの送信データが無い場合にはデー
タ送信タイミングにおいて前記マスタ装置との通信媒体
をハイインピーダンス状態に維持することを特徴とす
る。
信手段は、自装置よりの送信データが無い場合にはデー
タ送信タイミングにおいて前記マスタ装置との通信媒体
をハイインピーダンス状態に維持することを特徴とす
る。
【０００８】そして、前記転送方向指示ビットは、転送
方向がマスタ装置よりスレーブ装置方向の場合には前記
通信媒体をハイインピーダンス状態とするものであるこ
とを特徴とし、また、転送方向がスレーブ装置よりマス
タ装置方向の場合には前記通信媒体をロウインピーダン
ス状態とするものであることを特徴とする。
方向がマスタ装置よりスレーブ装置方向の場合には前記
通信媒体をハイインピーダンス状態とするものであるこ
とを特徴とし、また、転送方向がスレーブ装置よりマス
タ装置方向の場合には前記通信媒体をロウインピーダン
ス状態とするものであることを特徴とする。
【０００９】
【発明の実施の形態】以下、図面を参照して、本発明に
係る発明の実施の形態の一例を詳細に説明する。
係る発明の実施の形態の一例を詳細に説明する。
【００１０】図１は本発明に係る発明の実施の形態の一
例を示すである。図１において、１０１はマスタ装置、
２０１はスレーブ装置である。マスタ装置１０１におい
て、１０２はマイクロプロセッサを含む制御回路であ
り、上述したマイクロプロセッサに加え、動作プログラ
ム等を記憶するＲＯＭ１０２ａ及び制御経過などを記憶
するＲＡＭ１０２ｂを含んでいる。
例を示すである。図１において、１０１はマスタ装置、
２０１はスレーブ装置である。マスタ装置１０１におい
て、１０２はマイクロプロセッサを含む制御回路であ
り、上述したマイクロプロセッサに加え、動作プログラ
ム等を記憶するＲＯＭ１０２ａ及び制御経過などを記憶
するＲＡＭ１０２ｂを含んでいる。
【００１１】１０３は制御警邏１０２よりの送信データ
を一時保持する送信レジスタ、１０４はスレーブ装置２
０１よりの転送方向指示ビットよりデータの転送方向を
判別する転送方向判別回路、１０５はスレーブ装置より
の受信データを一時保持する受信レジスタ、１０６はオ
ープンコレクタ（あるいはオープンドレイン）型出力バ
ッファ、１０７はプルアップ抵抗、１０８はＯＲ（論理
和）回路である。
を一時保持する送信レジスタ、１０４はスレーブ装置２
０１よりの転送方向指示ビットよりデータの転送方向を
判別する転送方向判別回路、１０５はスレーブ装置より
の受信データを一時保持する受信レジスタ、１０６はオ
ープンコレクタ（あるいはオープンドレイン）型出力バ
ッファ、１０７はプルアップ抵抗、１０８はＯＲ（論理
和）回路である。
【００１２】なお、１１１は転送クロック、１１３はセ
カンドビットラッチ信号、１１４は送信禁止信号、１１
５は送信データロード信号を示している。また、１１６
は送信データバス、１１７は受信データバスである。
カンドビットラッチ信号、１１４は送信禁止信号、１１
５は送信データロード信号を示している。また、１１６
は送信データバス、１１７は受信データバスである。
【００１３】スレーブ装置２０１において、２０２はマ
イクロプロセッサを含む制御回路であり、上述したマス
タ装置１０１と同様にマイクロプロセッサに加え、動作
プログラム等を記憶するＲＯＭ２０２ａ及び制御経過な
どを記憶するＲＡＭ２０２ｂを含んでいる。
イクロプロセッサを含む制御回路であり、上述したマス
タ装置１０１と同様にマイクロプロセッサに加え、動作
プログラム等を記憶するＲＯＭ２０２ａ及び制御経過な
どを記憶するＲＡＭ２０２ｂを含んでいる。
【００１４】また、２０３は制御回路２０２よりの送信
データを一時保持する送信レジスタ、２０４はマスタ装
置１０１よりのスタートビットを検出するスタートビッ
ト検出回路、２０５はマスタ装置１０１よりの受信デー
タを一時保持する受信レジスタ、２０６はオープンコレ
クタ（あるいはオープンドレイン）型出力バッファ、２
０７は転送クロック発生回路である。
データを一時保持する送信レジスタ、２０４はマスタ装
置１０１よりのスタートビットを検出するスタートビッ
ト検出回路、２０５はマスタ装置１０１よりの受信デー
タを一時保持する受信レジスタ、２０６はオープンコレ
クタ（あるいはオープンドレイン）型出力バッファ、２
０７は転送クロック発生回路である。
【００１５】なお、２１１は転送クロック、２１２は転
送クロック起動信号、２１３は送信データロード信号、
２１４は送信データバス、２１５は受信データバスを示
している。
送クロック起動信号、２１３は送信データロード信号、
２１４は送信データバス、２１５は受信データバスを示
している。
【００１６】更に、３００はマスタ装置・スレーブ装置
間をつなぐ唯一の信号線である。本例においては、この
ようにマスタ装置１０１とスレーブ装置２０１とはただ
一本の信号線により接続されている。
間をつなぐ唯一の信号線である。本例においては、この
ようにマスタ装置１０１とスレーブ装置２０１とはただ
一本の信号線により接続されている。
【００１７】次に上記の構成を備える本例のデータ通信
システムにおける通信動作を説明する。なお、以下の説
明においてはデータ転送レートは前もって決めておくこ
ととする。また、ここでは１回の通信での転送データ量
は説明の簡略化のため４ビットと仮定する。しかし、こ
の転送データ量は以上の例に何ら限定されるものではな
く、任意の出た量を通信できることは勿論であり、デー
タ転送レートも任意に変更可能なことは自明である。
システムにおける通信動作を説明する。なお、以下の説
明においてはデータ転送レートは前もって決めておくこ
ととする。また、ここでは１回の通信での転送データ量
は説明の簡略化のため４ビットと仮定する。しかし、こ
の転送データ量は以上の例に何ら限定されるものではな
く、任意の出た量を通信できることは勿論であり、デー
タ転送レートも任意に変更可能なことは自明である。
【００１８】まず、スレーブ装置２０１よりマスタ装置
１０１１への送信データがある場合、即ち、スレーブ装
置に送信データがある（送信レジスタ２０３の第１番目
の送信ビットに“１”、第２番目の転送方向指示ビット
としてスレーブ装置２０１よりマスタ装置１０１方向へ
の転送を示す“０”、第３番目の送信ビットから第６番
目の送信ビットの合計４ビットにマスタ装置１０１への
送信データ、第７番目の送信ビットにストップビットを
表す“１”が書き込まれている）場合について説明を行
なう。
１０１１への送信データがある場合、即ち、スレーブ装
置に送信データがある（送信レジスタ２０３の第１番目
の送信ビットに“１”、第２番目の転送方向指示ビット
としてスレーブ装置２０１よりマスタ装置１０１方向へ
の転送を示す“０”、第３番目の送信ビットから第６番
目の送信ビットの合計４ビットにマスタ装置１０１への
送信データ、第７番目の送信ビットにストップビットを
表す“１”が書き込まれている）場合について説明を行
なう。
【００１９】スレーブ装置２０１の送信バッファ２０３
に送信データが格納されており、マスタ装置１０１への
送信データがある場合の動作を図２のタイミングチャー
トに示す。
に送信データが格納されており、マスタ装置１０１への
送信データがある場合の動作を図２のタイミングチャー
トに示す。
【００２０】マスタ装置１０１は、まず最初の処理とし
て、送信レジスタ１０３の第１番目のビットにスタート
ビットである“０”を、第２番目の転送方向指示ビット
としてマスタ装置１０１よりスレーブ装置２０１方向へ
のデータ転送を示す“１”をセットし、第３番目のビッ
トから第６番目のビットに送信データ４ビットをセット
し、第７番目のビットにストップビットである“１”を
それぞれロード信号１１５によって書き込む。
て、送信レジスタ１０３の第１番目のビットにスタート
ビットである“０”を、第２番目の転送方向指示ビット
としてマスタ装置１０１よりスレーブ装置２０１方向へ
のデータ転送を示す“１”をセットし、第３番目のビッ
トから第６番目のビットに送信データ４ビットをセット
し、第７番目のビットにストップビットである“１”を
それぞれロード信号１１５によって書き込む。
【００２１】続いて転送クロック１１１を発生させる。
転送クロックが発生されると、この転送クロックに従っ
て送信バッファ２０３にセットされたビット情報を順次
唯一の信号線３００を介してスレーブ装置２０１に送出
する。まずスタートビットがオープンコレクタ型出力バ
ッファ１０６を介し、プルアップ抵抗１０７によって
“Ｈ”レベルに保たれていた信号線３００を“Ｌ”レベ
ルにする。
転送クロックが発生されると、この転送クロックに従っ
て送信バッファ２０３にセットされたビット情報を順次
唯一の信号線３００を介してスレーブ装置２０１に送出
する。まずスタートビットがオープンコレクタ型出力バ
ッファ１０６を介し、プルアップ抵抗１０７によって
“Ｈ”レベルに保たれていた信号線３００を“Ｌ”レベ
ルにする。
【００２２】するとスレーブ装置２０１のスタートビッ
ト検出回路２０４がこのスタートビットを検出し、転送
クロック起動信号２１２を転送クロック発生回路２０７
に送り、スレーブ装置２０１における転送クロック２１
１を発生させる。このとき送信レジスタ２０３の第１番
目にセットされているビット“１”が出力されるがワイ
アードＯＲのため信号線３００は“Ｌ”レベルのままで
ある。（以上をステップ１の処理とする。）マスタ装置
１０１は次の転送クロックで送信レジスタの第２番目の
ビットの“１”を出力する。これにより信号線３００が
“Ｈ”レベルになる。
ト検出回路２０４がこのスタートビットを検出し、転送
クロック起動信号２１２を転送クロック発生回路２０７
に送り、スレーブ装置２０１における転送クロック２１
１を発生させる。このとき送信レジスタ２０３の第１番
目にセットされているビット“１”が出力されるがワイ
アードＯＲのため信号線３００は“Ｌ”レベルのままで
ある。（以上をステップ１の処理とする。）マスタ装置
１０１は次の転送クロックで送信レジスタの第２番目の
ビットの“１”を出力する。これにより信号線３００が
“Ｈ”レベルになる。
【００２３】またこの時、スレーブ装置２０１は次の転
送クロックで送信バッファ２０３の第２番目のビットで
ある転送方向指示ビット“０”を出力するため、すぐに
また信号線３００は“Ｌ”レベルになる。
送クロックで送信バッファ２０３の第２番目のビットで
ある転送方向指示ビット“０”を出力するため、すぐに
また信号線３００は“Ｌ”レベルになる。
【００２４】マスタ装置１０１はビットラッチ信号１１
３を出力し、転送方向判別回路１０４の判別動作を起動
し、スレーブ装置２０１が出力した転送方向指示ビット
“０”を検出することになる。転送方向判別回路１０４
は、この転送方向指示ビット“０”を検出すると送信禁
止信号１１４を“Ｈ”にし、ＯＲ回路１０８によって送
信レジスタ１０３の出力を強制的に“Ｈ”にする。（以
上をステップ２の処理とする。） マスタ装置１０１は、送信禁止信号１１４が“Ｈ”とさ
れているため、転送クロックに従い続けて送信データを
出力するＯＲ回路１０８出力は送信レジスタ１０３より
の出力の如何を問わず“Ｈ”とされ、出力データがこの
ＯＲ回路１０８で遮られて、信号線３００をドライブで
きない状態となる。
３を出力し、転送方向判別回路１０４の判別動作を起動
し、スレーブ装置２０１が出力した転送方向指示ビット
“０”を検出することになる。転送方向判別回路１０４
は、この転送方向指示ビット“０”を検出すると送信禁
止信号１１４を“Ｈ”にし、ＯＲ回路１０８によって送
信レジスタ１０３の出力を強制的に“Ｈ”にする。（以
上をステップ２の処理とする。） マスタ装置１０１は、送信禁止信号１１４が“Ｈ”とさ
れているため、転送クロックに従い続けて送信データを
出力するＯＲ回路１０８出力は送信レジスタ１０３より
の出力の如何を問わず“Ｈ”とされ、出力データがこの
ＯＲ回路１０８で遮られて、信号線３００をドライブで
きない状態となる。
【００２５】スレーブ装置２０１は、転送クロックに従
い続けて送信レジスタ２０３に格納されている送信デー
タを出力することになり、マスタ装置１０１はこれを受
信する。（以上をステップ３の処理とする。） 最後にスレーブ装置２０１はストップビット“１”を出
力し、信号線３００を“Ｈ”レベルに戻す。（以上をス
テップ４の処理とする。） 以上の様にしてスレーブ装置２０１は、自装置に送信デ
ータがある場合に、マスタ装置１０１よりのスタートビ
ット受信に続いて転送方向指示ビットによりマスタ装置
１０１よりの送信を遮断し、自装置よりの送信データを
マスタ装置に送る事が可能となる。そして、マスタ装置
１０１は、スレーブ装置２０１よりのデータを受信する
と、転送方向判断回路１０４をリセットして再び送信レ
ジスタ１０３に格納したデータの送信処理を行なうこと
になる。なお、引き続いてスレーブ装置２０１にステッ
プ心すべきデータがある場合には再び以上のステップ１
よりステップ４の処理を繰り返す事になる。
い続けて送信レジスタ２０３に格納されている送信デー
タを出力することになり、マスタ装置１０１はこれを受
信する。（以上をステップ３の処理とする。） 最後にスレーブ装置２０１はストップビット“１”を出
力し、信号線３００を“Ｈ”レベルに戻す。（以上をス
テップ４の処理とする。） 以上の様にしてスレーブ装置２０１は、自装置に送信デ
ータがある場合に、マスタ装置１０１よりのスタートビ
ット受信に続いて転送方向指示ビットによりマスタ装置
１０１よりの送信を遮断し、自装置よりの送信データを
マスタ装置に送る事が可能となる。そして、マスタ装置
１０１は、スレーブ装置２０１よりのデータを受信する
と、転送方向判断回路１０４をリセットして再び送信レ
ジスタ１０３に格納したデータの送信処理を行なうこと
になる。なお、引き続いてスレーブ装置２０１にステッ
プ心すべきデータがある場合には再び以上のステップ１
よりステップ４の処理を繰り返す事になる。
【００２６】次にスレーブ装置２０１に送信データがな
い（送信レジスタ２０３の第１番目のビットに“１”、
第２番目のビットの転送方向指示ビットは自装置よりの
転送が無いためにマスタ装置１０１よりスレーブ装置２
０１方向へのデータ転送を示す“１”、第３番目のビッ
トから第６番目のビットまでに送信データ４ビット、例
えばこの場合には送信ビットはないため、“１１１１”
をセットする。そして、第７番目のビットにストップビ
ットを示す“１”が書き込まれている。）場合について
説明を行なう。
い（送信レジスタ２０３の第１番目のビットに“１”、
第２番目のビットの転送方向指示ビットは自装置よりの
転送が無いためにマスタ装置１０１よりスレーブ装置２
０１方向へのデータ転送を示す“１”、第３番目のビッ
トから第６番目のビットまでに送信データ４ビット、例
えばこの場合には送信ビットはないため、“１１１１”
をセットする。そして、第７番目のビットにストップビ
ットを示す“１”が書き込まれている。）場合について
説明を行なう。
【００２７】このマスタ装置１０１の送信バッファ２０
３のみに送信データが格納されており、マスタ装置１０
１よりスレーブ装置２０１への送信データのみがある場
合の動作を図３のタイミングチャートに示す。
３のみに送信データが格納されており、マスタ装置１０
１よりスレーブ装置２０１への送信データのみがある場
合の動作を図３のタイミングチャートに示す。
【００２８】この場合においても、最初にマスタ装置１
０１よりスレーブ装置２０１にスタートビットを出力
し、スレーブ装置２０１のスターとビット検出回路２０
４がこれを検出して転送クロックを発生させるまでの処
理は上述したステップ１の動作と同様である。
０１よりスレーブ装置２０１にスタートビットを出力
し、スレーブ装置２０１のスターとビット検出回路２０
４がこれを検出して転送クロックを発生させるまでの処
理は上述したステップ１の動作と同様である。
【００２９】しかしながら、この場合においては、スレ
ーブ装置２０１の送信レジスタ２０３の転送方向指示ビ
ットは“１”がセットされているため、スレーブ装置２
０１の出力バッファ２０６はローインピーダンス状態と
せず、信号線３００は“Ｈ”レベルが保たれる。
ーブ装置２０１の送信レジスタ２０３の転送方向指示ビ
ットは“１”がセットされているため、スレーブ装置２
０１の出力バッファ２０６はローインピーダンス状態と
せず、信号線３００は“Ｈ”レベルが保たれる。
【００３０】この結果、マスタ装置１０１の転送方向判
別回路１０４も送信禁止信号１１４を“Ｌ”に落とし、
送信レジスタ１０３の出力を無効にしない。（以上をス
テップ１２の処理とする。）この結果続く処理の様に送
信レジスタ１０３よりの出力データに従って出力バッフ
ァ１０６が駆動されることになる。
別回路１０４も送信禁止信号１１４を“Ｌ”に落とし、
送信レジスタ１０３の出力を無効にしない。（以上をス
テップ１２の処理とする。）この結果続く処理の様に送
信レジスタ１０３よりの出力データに従って出力バッフ
ァ１０６が駆動されることになる。
【００３１】即ち、マスタ装置１０１は、転送クロック
に従い続けて送信データを出力し、スレーブ装置２０１
はこれを受信する。このときスレーブ装置２０１も送信
データを出力するが、送信レジスタ２０３には“１１１
１”が格納されているため、出力バッファ２０６出力は
ハイインピーダンス状態のままであり、信号線３００に
影響を与えない状態であるため、マスタ装置１０１より
のデータが問題なくスレーブ装置に転送される。（以上
をステップ１３の処理とする。） 最後にマスタ装置１０１はストップビット“１”を出力
し、信号線３００を“Ｈ”レベルに戻す。（以上をステ
ップ１４の処理とする。） 以上説明したように本例によれば、ただ一回の通信手順
中でスレーブ装置マスタ装置いずれよりの送信も行なう
ことができ、非常に簡単な通信制御手順でのデータの授
受が可能となる。
に従い続けて送信データを出力し、スレーブ装置２０１
はこれを受信する。このときスレーブ装置２０１も送信
データを出力するが、送信レジスタ２０３には“１１１
１”が格納されているため、出力バッファ２０６出力は
ハイインピーダンス状態のままであり、信号線３００に
影響を与えない状態であるため、マスタ装置１０１より
のデータが問題なくスレーブ装置に転送される。（以上
をステップ１３の処理とする。） 最後にマスタ装置１０１はストップビット“１”を出力
し、信号線３００を“Ｈ”レベルに戻す。（以上をステ
ップ１４の処理とする。） 以上説明したように本例によれば、ただ一回の通信手順
中でスレーブ装置マスタ装置いずれよりの送信も行なう
ことができ、非常に簡単な通信制御手順でのデータの授
受が可能となる。
【００３２】［発明の実施の形態の他の例］上記第１の
例では、マスタ装置１０１の送信レジスタ１０３の出力
をＯＲ回路１０８によって送信データを遮断したが、本
発明は以上の遮断方法に限定されるものではなく、送信
レジスタ１０３への転送クロックを止めることにより送
信データの出力を停止させ、出力バッファ１０６出力を
ハイインピーダンス状態に制御してもよい。
例では、マスタ装置１０１の送信レジスタ１０３の出力
をＯＲ回路１０８によって送信データを遮断したが、本
発明は以上の遮断方法に限定されるものではなく、送信
レジスタ１０３への転送クロックを止めることにより送
信データの出力を停止させ、出力バッファ１０６出力を
ハイインピーダンス状態に制御してもよい。
【００３３】更に、スレーブ装置においても、自装置で
送信すべき送信データがない場合に、送信レジスタ２０
３に“１１１１”を設定するのではなく、送信レジスタ
への転送クロックを停止させることにより出力バッファ
２０６をハイインピーダンス状態にセットするように制
御しても良い。その他、自装置よりの転送データのない
婆に、出力バッファ２０６をハイインピーダンス状態に
維持できる方法であれば種々の方法をとりうる。
送信すべき送信データがない場合に、送信レジスタ２０
３に“１１１１”を設定するのではなく、送信レジスタ
への転送クロックを停止させることにより出力バッファ
２０６をハイインピーダンス状態にセットするように制
御しても良い。その他、自装置よりの転送データのない
婆に、出力バッファ２０６をハイインピーダンス状態に
維持できる方法であれば種々の方法をとりうる。
【００３４】また、本発明は、『ホストコンピュータ、
インタフェース、プリンタ等の』複数の機器から構成さ
れるシステムに適用しても、『複写機等の』１つの機器
からなる装置に適用しても良い。また、本発明はシステ
ム或は装置にプログラムを供給することによって達成さ
れる場合にも適用できることはいうまでもない。この場
合、本発明を達成するためのソフトウェアによって表さ
れるプログラムを格納した記憶媒体から、該プログラム
を該システム或は装置に読み出すことによって、そのシ
ステム或は装置が、本発明の効果を享受することが可能
となる。
インタフェース、プリンタ等の』複数の機器から構成さ
れるシステムに適用しても、『複写機等の』１つの機器
からなる装置に適用しても良い。また、本発明はシステ
ム或は装置にプログラムを供給することによって達成さ
れる場合にも適用できることはいうまでもない。この場
合、本発明を達成するためのソフトウェアによって表さ
れるプログラムを格納した記憶媒体から、該プログラム
を該システム或は装置に読み出すことによって、そのシ
ステム或は装置が、本発明の効果を享受することが可能
となる。
【００３５】
【発明の効果】以上説明したように本発明によれば、マ
スタ装置からスレーブ装置へのデータ転送時において
も、自らの状態を把握しているスレーブ装置がデータの
転送方向を制御するため、従来最低でも２回の通信を行
わなければならなかったものが最低１回ですむようにな
り、通信のパフォーマンスが大幅に向上する。
スタ装置からスレーブ装置へのデータ転送時において
も、自らの状態を把握しているスレーブ装置がデータの
転送方向を制御するため、従来最低でも２回の通信を行
わなければならなかったものが最低１回ですむようにな
り、通信のパフォーマンスが大幅に向上する。
【００３６】
【図１】本発明に係る発明の実施の形態の一例を示すブ
ロック図である。
ロック図である。
【図２】本例におけるスレーブ装置よりマスタ装置に対
して送信するデータがある場合の処理を説明するための
図である。
して送信するデータがある場合の処理を説明するための
図である。
【図３】本例におけるスレーブ装置よりマスタ装置に対
しする送信データが無く、マスタ装置よりスレーブ装置
への送信データがある場合の処理を説明するための図で
ある。
しする送信データが無く、マスタ装置よりスレーブ装置
への送信データがある場合の処理を説明するための図で
ある。
１０１ マスタ装置
２０１ スレーブ装置
１０２、２０２ マイクロプロセッサを含む制御回路
１０３、２０３ 送信レジスタ
１０４ 転送方向判別回路
１０５、２０５ 受信レジスタ
１０６、２０６ オープンコレクタ型出力バッファ
１０７ プルアップ抵抗
１０８ ＯＲ回路
２０４ スタートビット検出回路
２０７ 転送クロック発生回路
３００ マスタ装置・スレーブ装置間をつなぐ唯一の信
号線
号線
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭63−287138（ＪＰ，Ａ)
特開 昭59−188258（ＪＰ，Ａ)
特開 平６−209348（ＪＰ，Ａ)
特開 平４−278752（ＪＰ，Ａ)
特開 昭53−68102（ＪＰ，Ａ)
特開 昭61−237106（ＪＰ，Ａ)
特開 平９−152997（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 29/08
Claims (12)
- 【請求項１】 マスタ装置とスレーブ装置とを唯一の通
信媒体を介して接続してなるデータ通信システムであっ
て、 前記マスタ装置に、 スタートビットとストップビットを含むデータを前記ス
レーブ装置に送信する第１の送信手段と、 転送方向指示データを含む前記スレーブ装置よりのデー
タを受信する第１の受信手段と、 前記第１の受信手段で受信した転送方向指示データより
データの転送方向を判別する判別手段と、 自装置よりの送信データを遮断する送信データ遮断手段
とを備え、 前記スレーブ装置に、 マスタ装置よりのデータを受信する第２の受信手段と、 前記第２の受信手段で受信したマスタ装置よりのスター
トビットを検出する検出手段と、 転送方向指示ビット及びストップビットを含むデータを
送信する第２の送信手段とを備えることを特徴とするデ
ータ通信システム。 - 【請求項２】 前記送信データ遮断手段は、前記判別手
段がデータ転送方向をスレーブ装置よりマスタ装置方向
であると判別するとマスタ装置よりの送信データを遮断
することを特徴とする請求項１記載のデータ通信システ
ム。 - 【請求項３】 前記スレーブ装置の第２の送信手段は、
自装置よりの送信データが無い場合にはデータ送信タイ
ミングにおいて前記マスタ装置との通信媒体をハイイン
ピーダンス状態に維持することを特徴とする請求項１又
は２のいずれかに記載のデータ通信システム。 - 【請求項４】 前記転送方向指示ビットは、転送方向が
マスタ装置よりスレーブ装置方向の場合には前記通信媒
体をハイインピーダンス状態とするものであることを特
徴とする請求項２又は請求項３のいずれかに記載のデー
タ通信システム。 - 【請求項５】 前記マスタ装置は、自装置よりの送信デ
ータがある場合に前記スレーブ装置にスタートビットを
出力し、スレーブ装置の検出手段が当該スタートビット
を検出した場合に自装置に送信データがある場合には前
記第２の送信手段によりデータ転送方向をスレーブ装置
よりマスタ装置とする指示状態として転送方向指示ビッ
ト及びストップビットを含むデータを送信することを特
徴とする請求項２記載のデータ通信システム。 - 【請求項６】 前記転送方向指示ビットは、転送方向が
スレーブ装置よりマスタ装置方向の場合には前記通信媒
体をロウインピーダンス状態とするものであることを特
徴とする請求項５記載のデータ通信システム。 - 【請求項７】 マスタ装置とスレーブ装置とを唯一の通
信媒体を介して接続してなるデータ通信システムにおけ
るデータ通信方法であって、 マスタ装置は、 スタートビットを送信するスタートビット送信工程と、 前記スタートビット送信工程に引き続いて転送方向指示
ビットを自装置よりスレーブ装置方向への転送にセット
してスレーブ装置に送信する転送方向指示工程と、 前記転送方向指示工程においてスレーブ装置よりマスタ
装置への転送方向であることを示す転送方向指示ビット
状態となるか否かを判断する判断工程と、 前記判断工程がスレーブ装置よりマスタ装置への転送方
向であることを示す転送方向指示ビット状態と判断する
とマスタ装置よりの送信データを遮断してスレーブ装置
よりのデータを受信する受信制御工程とを有することを
特徴とするデータ通信方法。 - 【請求項８】 前記判断工程がスレーブ装置よりマスタ
装置への転送方向であることを示す転送方向指示ビット
状態でないと判断するとマスタ装置よりスレーブ装置に
送信データを送信する送信制御工程を有することを特徴
とする請求項７記載のデータ通信方法。 - 【請求項９】 マスタ装置とスレーブ装置とを唯一の通
信媒体を介して接続してなるデータ通信システムにおけ
るデータ通信方法であって、 前記スレーブ装置は、 マスタ装置よりのスタートビットを検出する検出工程
と、 前記検出工程によるスタートビット検出時に自装置より
マスタ装置当ての送信データがある場合には転送方向指
示ビットを自装置よりマスタ装置方向への転送にセット
してスレーブ装置に送信する転送方向変更指示工程と、 前記転送方向指示工程に引き続いて自装置よりの送信デ
ータを前記マスタ装置に送信するスレーブデータ送信工
程とを備えることを特徴とするデータ通信方法。 - 【請求項１０】 前記検出工程によるスタートビット検
出時に自装置よりマスタ装置当ての送信データがない場
合には転送方向指示ビットの状態を変更せずにマスタ装
置よりの送信データを受信するマスタデータ受信工程を
素なえることを特徴とする請求項９記載のデータ通信方
法。 - 【請求項１１】 マスタ装置が前記請求項７又は８のい
ずれかに記載のデータ通信方法を行い、前記スレーブ装
置が請求項９又は１０のいずれかに記載のデータ通信方
法と行なうことを特徴とするデータ通信システム。 - 【請求項１２】 マスタ装置が前記請求項７又は８のい
ずれかに記載の工程を実行し、前記スレーブ装置が請求
項９又は１０のいずれかに記載の工程を実行することを
特徴とするデータ通信方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01116596A JP3408046B2 (ja) | 1996-01-25 | 1996-01-25 | データ通信システム及びデータ通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01116596A JP3408046B2 (ja) | 1996-01-25 | 1996-01-25 | データ通信システム及びデータ通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09205469A JPH09205469A (ja) | 1997-08-05 |
| JP3408046B2 true JP3408046B2 (ja) | 2003-05-19 |
Family
ID=11770441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01116596A Expired - Fee Related JP3408046B2 (ja) | 1996-01-25 | 1996-01-25 | データ通信システム及びデータ通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3408046B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102585215B1 (ko) | 2016-12-22 | 2023-10-05 | 삼성전자주식회사 | 타 장치와 단일 와이어를 통해 연결되는 장치 및 이를 포함하는 시스템의 동작 방법 |
-
1996
- 1996-01-25 JP JP01116596A patent/JP3408046B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09205469A (ja) | 1997-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019966A (en) | Dual processors using busy signal for controlling transfer for predetermined length data when receiving processor is processing previously received data | |
| US4451886A (en) | Bus extender circuitry for data transmission | |
| US5748684A (en) | Resynchronization of a synchronous serial interface | |
| US6952276B2 (en) | Printer detecting data precisely in response to change in data transmission speed | |
| JP3408046B2 (ja) | データ通信システム及びデータ通信方法 | |
| JP2553495B2 (ja) | プログラム鍵盤機構 | |
| US6760854B2 (en) | Method and apparatus for handling a framing error at a serial interface by forcing invalid commands to be read upon determine the command is invalid | |
| US5303345A (en) | Method for controlling data sending and receiving operations of a microprocessor | |
| JPS6040749B2 (ja) | シリアル伝送装置 | |
| EP0855641B1 (en) | Printer detecting data precisely in response to change in data transmission speed | |
| US20020099890A1 (en) | Apparatus and method for processing interruptions in a data transmission over a bus | |
| JP3581481B2 (ja) | 情報処理システム、情報処理方法および印字装置 | |
| JP2988429B2 (ja) | バックアップメモリ転写方式 | |
| JP3146864B2 (ja) | 単方向ループ型伝送回路 | |
| JP3606957B2 (ja) | シリアルデータ伝送システム | |
| JPS608949A (ja) | 汎用インタ−フエ−スバスアナライザ | |
| JPH06236348A (ja) | データ伝送方式 | |
| JPH04333149A (ja) | 被制御装置の接続判別方式 | |
| JP3068545B2 (ja) | 情報処理装置およびそのリトライ制御方法とその方法を実行するためのプログラムを記録した記録媒体 | |
| JP3501774B2 (ja) | ネットワークシステム | |
| JP2581041B2 (ja) | デ−タ処理装置 | |
| JPH07264206A (ja) | Ａｔｍセルフォーマット変換装置 | |
| JPS60117941A (ja) | デ−タ転送方式 | |
| JPH0528101A (ja) | バス通信方式 | |
| JPH02260731A (ja) | 電子計算機と端末装置との同期化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |