JPH02260731A - 電子計算機と端末装置との同期化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電子計算機と端末装置とを接続するシリアル
インタフェースの同期化方式に関する。

（従来の技術） 電子計算機と端末装置との接続には、ハードウェアの構
成を簡単にするため、一般にシリアルインタフェースが
用いられる。そして、シリアルインタフェースを用いた
直列伝送には調歩同期方式が広く用いられている。

第２図は、調歩同期方式のシリアルインタフェースを用
いた電子計算機システムの構成図である。

図示のシステムは、電子計算機１′と、人出力制御装置
２と、端末装置３１′及び３２′等から成る。

電子計算機１′は、データの演算処理を行なうプロセッ
サやデータの一時的な格納を行なう主記憶装置等から成
る。

入出力制御装置２は、電子計算機１′と、端末装置３１
′及び３２′や外部記憶装置５との間のデータの入出力
を制御するためのものである。

端末装置３１′及び３２′は、デイスプレィやキーボー
ド等から成り、オペレータが電子計算機１′を操作する
ためのものである。端末装置３１′及び３２′と、入出
力制御装置２との間は、シリアルインタフェース２１及
び２２により接続されている。

外部記憶装置５は、磁気ディスク等から成り、入出力制
御装置４を介して電子計算機１′に接続されている。

次に、上述のような構成の電子計算機システムの動作を
説明する。

第３図は、第２図の電子計算機システムの動作を説明す
るタイミングチャートである。

入出力制御装置２のトータルスルーブツトは、例えば９
６００ビット／秒であるとする。また、端末装置３１′
及び３２′の通信速度は、例えば４８００ビット／秒で
あるとする。この場合、入出力制御装置２は、１秒間に
９６００ビツトの情報量を処理する。

一方、第２図中破線にて示す端末装置３３′を増設した
場合には、入出力制御装置２内のプログラムを変更する
ことにより、例えば、端末装置３１′に対する通信速度
は４８００ビット／秒に維持される一方、端末装置３２
′と端末装置３３′に対する通信速度は、２４００ビッ
ト／秒に変更される。こうして、端末装置３１′〜３３
′の通信速度の総和が９６００ビット／秒に調整される
。入出力制御装置２のトータルスルーブツト９６００ビ
ツトフ秒を超えると、入出力制御装置２に受信オーバラ
ン等の受信エラーが発生するからである。このような事
情により、端末装置３２′及び３３′については、通信
速度を変更しなければならない。このような通信速度の
切替は、端末装置に設けられた切替スイッチにより手動
で行なっていた。

（発明が解決しようとする課題） しかしながら、上述した従来の技術には、次のような問
題点があった。

即ち、端末装置の設置台数を増やすときは、オペレータ
や保守員等が手動により各端末装置の切替スイッチを切
替えなければならなかった。このため、端末装置の増設
作業が煩わしいという問題があった。特に、端末装置の
接続台数が多かったり、端末装置が分散して設置されて
いるような場合には、このような増設作業はいっそう煩
わしいものとなっていた。

また、端末装置の設置台数を減らすときも、電子計算機
１の処理能力を有効に利用しようとする場合は、入出力
制御装置２内のプログラムを入れ替えるとともに、オペ
レータや保守員等が手動により各端末装置の切替スイッ
チを切替えるという、増設時と同様の煩雑な作業をしな
ければならなかった。

本発明は以上の点に着目してなされたもので、端末装置
の設置台数の変更等を行なうとき、手動による切替スイ
ッチの切替を省き、自動的に通信速度の設定を行なえる
ようにした電子計算機と端末装置との同期化方式を提供
することを目的とするものである。

（課題を解決するための手段） 本発明の電子計算機と端末装置との同期化方式は、電子
計算機と端末装置とを接続するシリアルインタフェース
を同期化する場合において、当該端末装置を受信待機状
態とする一方、前記電子計算機は、前記端末装置との間
で予め取り決めた同期化パターンを繰返し送信し、前記
端末装置は、前記同期化パターンを受信する度に、前記
電子計算機から送信された同期化パターンと当該端末装
置内に予め格納されている同期化パターンとを比較し、
両者が一致するまで通信速度を変更し、両者が一致した
とき、通信速度を決定し、前記電子計算機に対して通信
速度を決定した旨を通知することを特徴とするものであ
る。

（作用） 本発明の方式では、電子計算機から端末装置に対し、同
期化パターンを繰返し送信し、端末装置では、この同期
化パターンを正常に受信できるまで通信速度を順次変え
ていく。これにより、端末装置の通信速度が自動的に設
定される。端末装置は、同期化パターンが正常に受信で
きたとき、その旨を電子計算機に通知する。その後、通
常の処理が行なわれる。

（実施例） 第１図は、本発明に係る電子計算機システムの構成図で
ある。

図示のシステムは、電子計算機１と、入出力制御装置２
と、端末装置３１及び３２等から成る。

電子計算機１は、データの演算処理を行なうプロセッサ
やデータの一時的な格納を行なう主記憶装置等から成る
。この電子計算機１には、所定の同期化パターンを送信
するための同期化パターン送信回路１１が設けられてい
る。

入出力制御装置２は、第２図に示すものと同様に、電子
計算機１と、端末装置３１及び３２との間のデータの入
出力を制御するためのものである。

端末装置３１及び３２は、デイスプレィやキーボード等
から成り、オペレータが電子計算機ｌを操作するための
ものである。端末装置３１及び３２は、ブレーク信号送
信回路１２と、検出回路１３と、判別回路１４と、クロ
ック発生回路１５と、メモリ１６と、プロセッサ１７と
を備えている。

ブレーク信号送信回路１２は、入出力制御回路２を介し
て電子計算機１に割込みのためのブレーク信号を送信す
るものである。

検出回路１３は、電子計算機１の同期化パターン送信回
路１１から送信される同期化パターンを検出するための
ものである。

、判別回路１４は、同期化パターン送信回路１１から送
信される同期化パターンが所定の同期化パターンか否か
を判別するためのものである。即ち、判別回路１４は、
同期化パターン送信回路１１が送信する同期化パターン
を予め記憶しており、この同期化パターンと同期化パタ
ーン送信回路１１から送信された同期化パターンとを比
較する。

クロック発生回路１５は、プロセッサ１７の処理を進め
るクロック信号を発生するためのものである。

メモリ１６は、プロセッサ１７で処理されたデータ等を
記憶するためのものである。

プロセッサ１７は、デイスプレィへの表示処理やキーボ
ードからの入力処理等を行なうためのものである。

これらの端末装置３１及び３２と、入出力制御装置２と
の間は、第２図のものと同様に、シリアルインタフェー
ス２１及び２２により接続されている。

外部記憶装置５は、第２図のものと同様に、磁気ディス
ク等から成り、入出力制御装置４を介して電子計算機１
に接続されている。

次に、上述のような構成の電子計算機システムの動作を
説明する。

第１図のシステムにおいて、入出力制御装置２と端末装
置３１との間のデータ通信は、調歩同期方式によりシリ
アルインタフェース２１を介して行なわれる。

第５図は、調歩同期方式を用いた場合の送信データを示
すタイムチャートである。

調歩同期方式は、図示のように、データを構成する各キ
ャラクタを表わすビットの列の前後にスタート、ストッ
プを表わす信号を付加し、これにより伝送データと受信
側との同期を取る方式である。シリアルインタフェース
２１．２２上の送信データは、マーク状態の値“１”と
スペース状態の値“０”の２つの値を取りつる。データ
を送信していないときは、シリアルインタフェース２１
．２２上のデータは、常時マーク状態に保持される。デ
ータを送信するときは、送信データに先立って１ビット
分のスタートビットが送り出される。このスタートビッ
トは、１ビット分のスペース状態により表わされる。

このスタートビットに続いてマーク状態”１”またはス
ペース状態“０“のビット列により構成されるデータが
送り出される。図示の例では、このデータは、“１０１
０１０１１”、即ち１６進表示で“ＡＢ”という内容の
データである。そして、最後に、１ビット分のストップ
ビットが送り出される。このストップビットは、１ビッ
ト分のマーク状態により表わされる。尚、このストップ
ビットの前にデータの誤りを検出するためのパリティビ
ットが付加される場合もある。

一方、データの受信側では、１ビツト分のスペース状態
を検出すると、スタートビットが送り出されていると判
断し、それに続く１キヤラクタ分のデータを１ビツトず
つ検出する。そして、１キヤラクタが８ビツトである場
合、９ビツト目がスペース状態であると、フレーミング
エラーとする。

また、シリアルインタフェース２１．２２上には、この
ようなデータの他に、ブレーク信号が送り出される。ブ
レーク信号は、端末装置３１．３２から電子計算機１へ
の処理要求時、または電子計算機ｌから端末装置３１．
３２への指令時に送り出される信号である。このブレー
ク信号は、所定のビット分のスペース状態により表わさ
れる。即ち、受信側では、所定ビット分以上のスペース
状態を検出すると、ブレーク信号が送られたと判断する
。

第６図は、本発明の電子計算機と端末装置との同期化方
式を適用したシステムの動作を示すフローチャート、第
７図は、調歩同期方式を用いた場合の送信データと受信
データの関係を示すタイムチャートである。

まず、端末装置３１側では、当該端末装置３１の電源オ
ンまたは電子計算機１からのブレーク信号の受信により
ブレーク信号送信回路１２を動作させ、電子計算機１に
対してブレーク信号■を送信する（ステップＳｌ）。

そして、端末装置３１を受信待機状態とする（ステップ
Ｓ２、Ｓ３）。

電子計算機１では、ブレーク信号を受信したとき、端末
装置３１との間で取り決めた同期化パターン■を繰返し
送信する（ステップＳ１２、Ｓ　１３）　、この同期化
パターンは、例えば、第７図に示すように、“１０１０
１０１０”とする。

端末装置３１は、同期化パターンを受信し、同期化パタ
ーンを正常に受信しなかったとき（ステップＳ４）、通
信速度を変更する（ステップＳ５）。即ち、端末装置３
１は、ストップビットを正常に受信しなかったとき、即
ち受信エラーのとき（ステップＳ４）、端末装置３１が
正常な受信を行なわなかったものとする。

また、端末装置３１は、受信エラーでないとき、判別回
路１４により電子計算機１から送信された同期化パター
ンが“１０１０１０１０“か否かを判別する（ステップ
Ｓ６）。そして、電子計算機１から送信された同期化パ
ターンが“１０１０１０１０”でないとき、通信速度を
変更する（ステップＳ５）。

即ち、端末装置３１は、同期化パターンが“１０１０１
０１０”でないとき、通信速度が不適切であったものと
する。

端末装置３１は、通信速度を最高速度（例えば、９６０
０ビット／秒）から順に下げていく。即ち、第１図のク
ロック発生回路１５で発生するクロックパルスを分周す
ることにより、通信速度を９６００ビット／秒、４８０
０ビット／秒、２４００ビット／秒の順に下げていく。

電子計算機１から入出力制御装置２を介して送信される
同期化パターンの通信速度が４８００ビット／秒である
場合、端末装置３１の通信速度が９６００ビット／秒で
あると、同期化パターン“１０１０１０１０”は、端末
装置３１によって第７図（ａ）に示すように受信される
。

まず、電子計算機ｌからの送信データのスタートビット
の前半の１／２ビット分がスタートビットであると判断
される。次に、スタートビットの後半の１／２ビット分
がデータの第１ビツト目“Ｏ”と判断される。そして、
送信データのスタートビットに続く最初の１ビツト目は
、２ビツトのデータ“１１“と判断される。以降、同様
にして送信データの１ビツトが２ビツトのデータと判断
される。この結果、端末装置３１は、“０１１００１１
０″というデータを検出する。

検出したデータ“０１１００１１０“に続くストップビ
ットの位置は、スペース状態“Ｏ”であるため、端末装
置３１は、最終的にフレーミングエラー　即ち受信エラ
ーと判断しくステップＳ４）、通信速度を４８００ビッ
ト／秒とする（ステップＳ５）。

ステップＳ５で通信速度を変更した後は、同期化パター
ンを再び受信する。そして、第７図（ｂ）に示すように
、同期化パターンを正常に受信したときは、そのときの
通信速度を通常処理の通信速度に決定する。その後、受
信した同期化パターン■を電子計算機１に送信する（ス
テップＳ７）。これにより、電子計算機１に対して通信
速度を決定した旨が通知される。

また、第１図において、破線で示すように、端末装置３
３を増設した場合、端末装置３２及び３３に対する入出
力制御装置２の通信速度は、２４００ビット／秒に下げ
られる。この場合は、ステップＳ５がもう１度実行され
て端末装置３２及び３３の通信速度は２４００ビット／
秒に下げられる。このようにして、入出力制御装置２と
端末装置３１．３２及び３３の通信速度がオペレータや
保守員等の手を煩わせることなく、自動的に決定される
。

端末装置３側からの同期化パターンを受信すると、電子
計算機ｌは同期化パターンの送信を終了する（ステップ
Ｓ１２．５１３）、そして、前述したステップＳ４及び
Ｓ６と同様にして、同期化パターンが正常に受信された
か否かを判別する（ステップＳ１４、Ｓ　１５）　、電
子計算機１によって同期化パターンが正常に受信された
ときは、同期化済みのフラグを設定する（ステップ５１
６）。このフラグが設定された後は、次回以降のブレー
ク信号の受信時は、ステップＳｌｌの答が肯定（Ｙｅｓ
）となり、通常の処理に移る（ステップ５１７）。

一方、電子計算機１によって同期化パターンが正常に受
信されなかったときは、端末装置３に対してブレーク信
号■を送信する。そして、上述した処理を繰返す（ステ
ップＳ１〜Ｓ７及びＳ１２〜５１５）。

本発明は、上述した実施例に限定されるものではない。

即ち、上述した実施例においては、電子計算機側が同期
化処理を指示した時、及び端末装置側が電源をオンした
時に、常に同期化が行なわれるようにしたが、本発明は
これに限らず、１変向期化が行なわれた後は、通信速度
をメモリ１６（第１図参照）に格納し、２回目以降の電
源オン時は、このメモリ１６に格納された通信速度で通
信を行なうようにしてもよい。

（発明の効果） 以上説明したように、本発明の電子計算機と端末装置と
の同期化方式においては、電子計算機と端末装置との間
で予め取り決められた同期化パターンを送信し、この同
期化パターンが正常に受信されたときの通信速度を通常
処理で用いる通信速度となるようにして同期化を行なう
ようにしたので、次のような効果がある。

即ち、端末装置の通信速度の設定が人手によらず、自動
的に行なわれるようにできる。従って、端末装置の増設
時等の作業を容易に行なうようにすることができる。

【図面の簡単な説明】

第１図は本発明に係る電子計算機システムの構成を示す
ブロック図、第２図は従来の電子計算機システムの構成
を示すブロック図、第３図は端末装置の動作を説明する
タイミングチャート、第４図は端末装置の増設時の動作
を説明するタイミングチャート、第５図は調歩同期方式
によるデータ通信における送信データと受信データとの
関係を示すタイミングチャート、第６図は本発明の電子
計算機と端末装置との同期化方式の手順を示すフローチ
ャート、第７図は調歩同期方式によるデータ通信におけ
る送信データと受信データとの関係を示すタイミングチ
ャートである。 １・・・電子計算機、２．４・・・入出力制御装置、１
２・・・ブレーク信号送信回路、１３・・・検出回路、
１４・・・判別回路、１５・・・クロック発生回路、３
１．３２．３３・・・端末装置。

Claims (1)

1. 【特許請求の範囲】 電子計算機と端末装置とを接続するシリアルインタフェ
   ースを同期化する場合において、 当該端末装置を受信待機状態とする一方、 前記電子計算機は、前記端末装置との間で予め取り決め
   た同期化パターンを繰返し送信し、前記端末装置は、前
   記同期化パターンを受信する度に、 前記電子計算機から送信された同期化パターンと当該端
   末装置内に予め格納されている同期化パターンとを比較
   し、 両者が一致するまで通信速度を変更し、 両者が一致したとき、通信速度を決定し、 前記電子計算機に対して通信速度を決定した旨を通知す
   ることを特徴とする電子計算機と端末装置との同期化方
   式。