JPS63202154A - シリアル通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、１局と複数局との間で、効率良くデータ通
信を行い得るシリアル通信方式に関するものである。

（従来の技術） 従来、モデム用のシリアル通信用インタフェースとして
、Ｒ３−２３２０規格が知られている。

かかるインタフェースは、近年において、モデムばかり
でなく、端末間通信やパーソナルコンピュータにおける
通信等にも広く用いられている。

しかし、Ｒ８−２３２０規格は、１対１の通信を行うた
めのものであるから、１対ｎ（ｎ：２以上の整数）の通
信に用いるためには、中央局にｎ個のＲ８−２３２Ｇイ
ンタフェースを具備させる必要がある。このため、シス
テム−待に、中央局−が大型化し、複雑化するという欠
点があった。しかも、中央局と端末局との間の通信が同
時に生じない、又は、同時に通信を行う必要のないシス
テムでは、中央局のインタフェースの使用効率が悪く、
無駄の多いシステムとなった。

また、Ｒ８−４２２等の例では、ドライバの出力ＯＦＦ
ができるので、そのままマルチドロップ接続ができるが
、端末局ではアドレスを受取った時に自分が指定された
かどうか、またデータは自分あてかどうかの判断をプロ
グラムで１１なりなければならず、プログラムが襖雑に
なる。

（発明が解決しようとする問題点） 上記のように、従来のシリアル通信方式は、１対１の通
信用のものであったため、１対ｎの通信の場合には、中
央局にｎ個分のインタフェースを具備させる必要があり
、システムの大型化、複雑化を招来した。更に、１対ｎ
で同時に通信を行わなければ、アイドル状態にあるイン
タフェースが中央局に無用に多く存在することになり、
無駄なシステムであった。本発明は、このような従来の
シリアル通信方式の欠点を除去せんとしてなされたもの
で、その目的は、１対ｎの通信を行うことができ、シス
テムが大型化、複雑化することなく、また、無駄な構成
を有する必要のないシリアル通信方式を提供することで
ある。

［発明の構成コ （問題点を解決するための手段） 本発明ではデータラインと制御ラインとを用いてデータ
のシリアル通信を行う場合、１つの中央局と複数の端末
局との問をマルチドロップ形式にて前記データライン及
び前記制御ラインで接続し、前記中央局から前記制御ラ
インの所定の１本を介して送出される制御信号が非有意
のときに、前記複数の端末局の一を選択するアドレスデ
ータを前記データラインを介して送出するようにしたも
のでおる。

（作用） 上記構成によると、データラインを介してアドレスデー
タを送り、端末局の選択を行った後は、中央局と選択さ
れた端末局とは、データラインと制■ラインとを用いて
、従前のインタフェースによりシリアル通信が可能とな
る。

また、端末局の選択はハードウェアで行なっているので
、端末局は自局あてのデータしか入ってこないので、端
末局のプログラムは１：１通信の時のプログラムと同じ
でよい。そのため端末局は既製の装置や購入品でプログ
ラム変更のできない装置でも使用する事ができる。

（実施例） 以下、図面を参照して本発明の一実施例を説明する。第
２図には、システム構成が示されている。中央局１００
と、端末局３００１〜３００ｎとが、データライン、制
御ラインを含むライン群２００により、マルチドロップ
形式で接続されている。中央局１００には、中実装１１
が設けられ、端末局３００１〜３００ｎには、セレクト
ユニット２１〜２ｎ１端末３１〜３ｏが設けられている
。中実装置１、端末３１〜３ｏは夫々、１つのＲ８−２
３２０インタフエースを有している。

そして、中実装置１は、Ｒ３−２３２Ｃインタフエース
のデータラインＳＤを介して、装置レディを示す制御ラ
インＥＲの制御信号がアクティブ（Ｈレベル）のとき、
第１図Ｃに示すように、データを送る一方、制御ライン
ＥＲの制御信号が非有意（しレベル）のときくこのとき
、本来、Ｒ８−２３２０ではデータの送信を行わない）
、第１図Ｂに示すように、端末を選択するアドレスデー
タを送出する。

第３図には、セレクトユニット２の内部ブロック図が示
されている。ライン群２００中、２２１は中央局１００
から送信されるデータ、信号用のものであり、また、２
２４は端末局３００１〜３００．から送信されるデータ
、信号用のものである。ライン２２１は、セレクタ２２
を介して、ライン２２２と接続され、端末３へ到るよう
になされ、その中の、データラインＳＤはアンドゲート
２５の一方の入力端子に接続され、制御ラインＥＲはイ
ンバータ２７に接続されるとともに積分回路２３へ接続
されている。

インバータ２７の出力は、アンドゲート２５のデータラ
インＤが接続されていない側の入力端子に与えられてい
る。アンドゲート２５の出力信号は、プリセットカウン
タ２１のクロック端子に与えられている。プリセットカ
ウンタ２１には、アドレスＳ　Ｗ２６に設定されたアド
レスデータが、ロード端子ＬＤの信号がアクティブヒレ
ベルのとき、ロードされる。プリセットカウンタ２１は
、ロード端子ＬＤの信号がＬレベルとなったとき、その
出力信号をライン２１１にＬレベルとして与える一方、
ロード端子ＬＤの信号がＨレベルとなり、クロックによ
りカウントダウンして、ゼロとなると、その出力信号を
ライン２１１にＨレベルとして与える。ライン２１１の
信号は、セレクタ２２に制御信号として与えられ、ライ
ン２１１の信号がＬレベルの場合には、ライン２２１と
ライン２２２、ライン２２３とライン２２４とは断とな
るとともに、次段から延びているライン　２２５とライ
ン２２４とが接続される一方、ライン　２１１の信号が
Ｈレベルの場合には、ライン２２１とライン２２２、ラ
イン２２３とライン２２４とが接続される。また、積分
回路２３の出力は１パルス回路２４に与えられ、積分回
路２３の出力がＬレベルとなったとき、１パルス回路２
４は、第１図Ａに示すような１パルスをプリセットカウ
ンタ２１のロード端子ＬＤに与える。

このように構成されたシステムの動作を、説明する。先
ず、中実装Ｍ１は、ライン２２１の制御ラインＥＲの制
御信号を非有意とする。すると、積分回路２３の出力が
所定時後にＬレベルとなり、１パルス回路２４からは、
第１図Ａの如くパルスが送出され、プリセットカウンタ
２１のロード端子ＬＤに与えられる。尚、積分回路２３
は、制御ラインＥＲにノイズが発生したときの、１パル
ス回路２４の誤動作を防止するためのものである。上記
により、アドレススイッチ２６に設定されていたアドレ
スデータがプリセットカウンタ２１にロードされる。次
に、第１図Ｂのようにアドレスデータがパルスとして中
実装置１から送出されてくるが、制御ラインＥＲの制御
信号が非有意であるから、アンドゲート２５はパルスを
通過させる。このパルスをプリセットカウンタ２１がカ
ウントし、ゼロとなると、ライン２１１へＨレベルの信
号を出力する。これにより、セレクタ２２を介して、ラ
イン２２１とライン２２２、ライン２２３とライン２２
４とが接続され、端末３と中実装置１とは、ライン群２
００によって、Ｒ８−２３２０インタフエースを介して
、シリアル通信可能な状態となる。第１図には、その後
、制御ラインＥＲの制御信号がアクティブとされ、デー
タラインＳＤを介して第１図Ｃに示されるようなデータ
が送られる様子が示されている。このデータは端末３に
受取られる。また、端末３からデータを送信する場合に
は、ライン２２３．２２４を介して、Ｒ３−２３２０規
格によって行う。中実装置１と端末３とが接続された状
態からの復旧は、制御ラインＥＲの制御信号を再び非有
意とすることによって可能でおる。この場合、中実装Ｗ
１１からのデータ送信の場合には、終了のタイミングで
制御ラインＥＲの制御信号を非有意とし、端末３からの
データ送信の場合には、中実装置１側でライン２２３．
２２４中の端末３の制御ラインＥＲの制御信号が非有意
となった後か、データが送られなくなって一定時間後に
、ライン２２１中の制御ラインＥＲの制御信号を非有意
とする。

上記のような、本実施例の構成によれば、端末３１〜３
ｏは、従前通り、Ｒ３−２３２Ｃインタフェースを有さ
せておけば良く、端末局３００１〜３００、にわずかな
ハードウェアから成るセレクトユニット２１〜２ｏを設
けるだけで良い。また、中実装置においては、アドレス
データ発生用のパルス発生器及びアドレス指定のプログ
ラムを有る制御部等が必要となるが、Ｒ３−２３２Ｃイ
ンタフェースを１個用いるだけで良く、ｎ個必要であつ
た従来例に比し、小型化、簡素化を図ることができる。

そして、中央局１００から端末局３００１〜３００ｎへ
順次にプログラム等のデータをロードするシステム等で
は、中央局にｎ個のインタフェースを設けた従来例に比
し、無駄のないシステムを構築できる。

尚、実施例では、制御ラインＥＲを用いたが、中実装置
１の送信要求信号による制御ラインＲ３を用いても良い
。

［発明の効果］ 以上説明したように本発明によれば、シリアル通信のデ
ータラインと制御ラインとを用い、データ送信モードで
ないときに、中央局から端末局の選択を行うことになる
ので、１対ｎの通信が可能であり、しかも、選択後には
中央局と端末局とは１対１で上記シリアル通信のデータ
ラインと制御ラインとによる通信が可能で、夫々１個づ
つのインタフェースを済み、システムを小型化、簡素化
でき、しかも無駄な構成を無くすることができる。

【図面の簡単な説明】

第１図は本発明の方式の一実施例を説明するためのデー
タ及び制御信号の送出タイミングチャート、第２図は本
発明の方式を採用したシステムのブロック図、第３図は
第２図の要部を詳細に示したブロック図である。 １・・・中実装Ｉ！！　　　２１〜２ｏ・・・セレクト
ユニット３．３１〜３ｎ・・・端末　　１００・・・中
央局２００・・・ライン群　　　　３００１〜３００．
・・・端末局ＳＤ・・・データライン　　　ＥＲ・・・
制御ライン代理人　弁理士　則　近　憲　佑 同　　山王　−

Claims (1)

【特許請求の範囲】
1. データラインと制御ラインとを用いてデータのシリアル
   通信を行うシリアル通信方式において、１つの中央局と
   複数の端末局との問をマルチドロップ形式にて前記デー
   タライン及び前記制御ラインで接続し、前記中央局から
   前記制御ラインの所定の１本を介して送出される制御信
   号が非有意のときに、前記複数の端末局の一を選択する
   アドレスデータを前記データラインを介して送出するこ
   とを特徴とするシリアル通信方式。