JP2000132506A - 通信装置 - Google Patents
通信装置Info
- Publication number
- JP2000132506A JP2000132506A JP10304210A JP30421098A JP2000132506A JP 2000132506 A JP2000132506 A JP 2000132506A JP 10304210 A JP10304210 A JP 10304210A JP 30421098 A JP30421098 A JP 30421098A JP 2000132506 A JP2000132506 A JP 2000132506A
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- clock
- input
- data input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 マスタ装置における入出力部の利用効率を上
げ、通信部に占有される部位を削減する。 【解決手段】 マスタ装置１における通信系統が２系統
である場合、マスタ装置１の第１のクロック出力端子１
１と第１のスレーブ装置２のクロック入力端子２１とを
接続し、マスタ装置１の共通のデータ入出力端子１２と
第１のスレーブ装置２のデータ入出力端子２２とを接続
する。さらに、マスタ装置１の第２のクロック出力端子
１３と第２のスレーブ装置３のクロック入力端子３２と
を接続し、マスタ装置１の共通のデータ入出力端子１２
と第２のスレーブ装置３のデータ入出力端子３２を接続
して、マスタ装置１と２つのスレーブ装置２，３とを１
本の共通のデータ信号線によってデータの入出力を可能
にする。
げ、通信部に占有される部位を削減する。 【解決手段】 マスタ装置１における通信系統が２系統
である場合、マスタ装置１の第１のクロック出力端子１
１と第１のスレーブ装置２のクロック入力端子２１とを
接続し、マスタ装置１の共通のデータ入出力端子１２と
第１のスレーブ装置２のデータ入出力端子２２とを接続
する。さらに、マスタ装置１の第２のクロック出力端子
１３と第２のスレーブ装置３のクロック入力端子３２と
を接続し、マスタ装置１の共通のデータ入出力端子１２
と第２のスレーブ装置３のデータ入出力端子３２を接続
して、マスタ装置１と２つのスレーブ装置２，３とを１
本の共通のデータ信号線によってデータの入出力を可能
にする。
Description
【０００１】
【発明の属する技術分野】本発明は、通信装置に係り、
特にＩＩＣ通信装置を接続する半導体装置における通信
技術に関するものである。
特にＩＩＣ通信装置を接続する半導体装置における通信
技術に関するものである。
【０００２】
【従来の技術】従来のＩＩＣ通信装置において、そのマ
スタ側の半導体装置にクロック出力とデータ入出力とを
有するＩＩＣ通信部を複数系統接続する場合には、１系
統ごとにクロック出力として利用するラインと、データ
入出力として利用するラインとの２本の入出力部が必要
である。また系統数がさらに増加する場合には系統数の
２倍の入出力部を半導体装置に設ける必要がある。
スタ側の半導体装置にクロック出力とデータ入出力とを
有するＩＩＣ通信部を複数系統接続する場合には、１系
統ごとにクロック出力として利用するラインと、データ
入出力として利用するラインとの２本の入出力部が必要
である。また系統数がさらに増加する場合には系統数の
２倍の入出力部を半導体装置に設ける必要がある。
【０００３】以下に従来のＩＩＣ通信装置について説明
する。図４は従来の半導体装置におけるＩＩＣ通信シス
テムの接続方法を示すブロック図であり、１はマスタ装
置としての半導体装置、２は第１のスレーブ装置、３は
第２のスレーブ装置、４は第３のスレーブ装置、１１は
マスタ装置１に設けられた第１のクロック出力端子、１
２はマスタ装置１に設けられた第１のデータ入出力端
子、１３はマスタ装置１に設けられた第２のクロック出
力端子、１４はマスタ装置１に設けられた第２のデータ
入出力端子である。
する。図４は従来の半導体装置におけるＩＩＣ通信シス
テムの接続方法を示すブロック図であり、１はマスタ装
置としての半導体装置、２は第１のスレーブ装置、３は
第２のスレーブ装置、４は第３のスレーブ装置、１１は
マスタ装置１に設けられた第１のクロック出力端子、１
２はマスタ装置１に設けられた第１のデータ入出力端
子、１３はマスタ装置１に設けられた第２のクロック出
力端子、１４はマスタ装置１に設けられた第２のデータ
入出力端子である。
【０００４】さらに、２１は第１のスレーブ装置２に設
けられたクロック端子、２２は第１のスレーブ装置２に
設けられたデータ入出力端子、３１は第２のスレーブ装
置３に設けられたクロック端子、３２は第２のスレーブ
装置３に設けられたデータ入出力端子、４１は第３のス
レーブ装置４に設けられたクロック端子、４２は第３の
スレーブ装置４に設けられたデータ入出力端子であっ
て、第１のスレーブ装置２と第２のスレーブ装置３にお
けるクロック端子２１，３１およびデータ入出力端子２
２，３２は、それぞれマスタ装置１における第１のクロ
ック端子１１および第１のデータ入出力端子１２に共通
線によって接続されている。
けられたクロック端子、２２は第１のスレーブ装置２に
設けられたデータ入出力端子、３１は第２のスレーブ装
置３に設けられたクロック端子、３２は第２のスレーブ
装置３に設けられたデータ入出力端子、４１は第３のス
レーブ装置４に設けられたクロック端子、４２は第３の
スレーブ装置４に設けられたデータ入出力端子であっ
て、第１のスレーブ装置２と第２のスレーブ装置３にお
けるクロック端子２１，３１およびデータ入出力端子２
２，３２は、それぞれマスタ装置１における第１のクロ
ック端子１１および第１のデータ入出力端子１２に共通
線によって接続されている。
【０００５】このような従来のＩＩＣ通信装置におい
て、ＩＩＣ通信部を２系統以上必要な場合では、マスタ
装置１において第１のクロック出力端子１１と第１のデ
ータ入出力端子１２とを１対とした２本の入出力部、お
よび第２のクロック出力端子１３と第２のデータ入出力
端子１４とを１対とした２本の入出力部の合計４本の入
出力部を必要とする。
て、ＩＩＣ通信部を２系統以上必要な場合では、マスタ
装置１において第１のクロック出力端子１１と第１のデ
ータ入出力端子１２とを１対とした２本の入出力部、お
よび第２のクロック出力端子１３と第２のデータ入出力
端子１４とを１対とした２本の入出力部の合計４本の入
出力部を必要とする。
【０００６】
【発明が解決しようとする課題】前記従来のＩＩＣ通信
装置において、ＩＩＣ通信系統を増加する必要があるシ
ステム構成を採用する場合には、マスタ装置にクロック
出力とデータ入出力との２本のラインを１系統ごとに追
加する必要があり、入出力部を増設しなくてはならない
という問題があった。
装置において、ＩＩＣ通信系統を増加する必要があるシ
ステム構成を採用する場合には、マスタ装置にクロック
出力とデータ入出力との２本のラインを１系統ごとに追
加する必要があり、入出力部を増設しなくてはならない
という問題があった。
【０００７】本発明は、前記従来の問題点を解決するも
のであり、マスタ装置における入出力部の利用効率を上
げ、通信部に占有される部位を削減することができる通
信装置を提供することを目的とする。
のであり、マスタ装置における入出力部の利用効率を上
げ、通信部に占有される部位を削減することができる通
信装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に、本発明に係る通信装置は、クロック出力端子および
データ入出力端子を備えたマスタ装置と、前記クロック
出力端子からクロック入力され、かつ前記データ入出力
端子からデータ入力されるスレーブ装置を接続してなる
通信装置において、前記マスタ装置に複数のクロック出
力端子と共通のデータ入出力端子を設け、前記スレーブ
装置を複数設置して、各スレーブ装置にて複数のクロッ
ク出力端子のいずれか１つからクロック入力され、かつ
前記共通のデータ入出力端子との間でそれぞれデータ入
出力を行うように構成したものであり、この構成によっ
て、マスタ装置における入出力部を簡素化でき、しかも
各スレーブ装置に対するデータの送受信は、通信のプロ
トコルを制御するソフトウエアによってタイミングが制
御されることにより良好に行われる。
に、本発明に係る通信装置は、クロック出力端子および
データ入出力端子を備えたマスタ装置と、前記クロック
出力端子からクロック入力され、かつ前記データ入出力
端子からデータ入力されるスレーブ装置を接続してなる
通信装置において、前記マスタ装置に複数のクロック出
力端子と共通のデータ入出力端子を設け、前記スレーブ
装置を複数設置して、各スレーブ装置にて複数のクロッ
ク出力端子のいずれか１つからクロック入力され、かつ
前記共通のデータ入出力端子との間でそれぞれデータ入
出力を行うように構成したものであり、この構成によっ
て、マスタ装置における入出力部を簡素化でき、しかも
各スレーブ装置に対するデータの送受信は、通信のプロ
トコルを制御するソフトウエアによってタイミングが制
御されることにより良好に行われる。
【０００９】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。なお、以下の説明におい
て、図４により説明した部材に対応する部材には同一符
号を付して詳しい説明は省略する。
図面を参照しながら説明する。なお、以下の説明におい
て、図４により説明した部材に対応する部材には同一符
号を付して詳しい説明は省略する。
【００１０】図１は本発明の第１実施形態を説明するた
めのＩＩＣ通信装置のシステム構成図であり、マスタ装
置１の第１のクロック出力端子１１と第１のスレーブ装
置２のクロック入力端子２１とを接続し、マスタ装置１
の共通のデータ入出力端子１２と第１のスレーブ装置２
のデータ入出力端子２２とを接続し、さらにマスタ装置
１の第２のクロック出力端子１３と第２のスレーブ装置
３のクロック入力端子３２とを接続し、マスタ装置１の
共通のデータ入出力端子１２と第２のスレーブ装置３の
データ入出力端子３２を接続した構成であって、マスタ
装置１と２つのスレーブ装置２，３とは１本の共通のデ
ータ信号線によってデータ入出力可能になっている。
めのＩＩＣ通信装置のシステム構成図であり、マスタ装
置１の第１のクロック出力端子１１と第１のスレーブ装
置２のクロック入力端子２１とを接続し、マスタ装置１
の共通のデータ入出力端子１２と第１のスレーブ装置２
のデータ入出力端子２２とを接続し、さらにマスタ装置
１の第２のクロック出力端子１３と第２のスレーブ装置
３のクロック入力端子３２とを接続し、マスタ装置１の
共通のデータ入出力端子１２と第２のスレーブ装置３の
データ入出力端子３２を接続した構成であって、マスタ
装置１と２つのスレーブ装置２，３とは１本の共通のデ
ータ信号線によってデータ入出力可能になっている。
【００１１】以上のように構成されたＩＩＣ通信装置に
おける動作を説明する。
おける動作を説明する。
【００１２】ここではマスタ装置１における第１のクロ
ック出力端子１１，共通のデータ入出力端子１２，第２
のクロック出力端子１３によって、２系統の通信を各々
独立に動作させるため、ＩＩＣ通信プロトコルを制御す
るソフトウエアによってタイミングを制御しており、図
２に示すように、マスタ装置１の第１のクロック出力端
子１１と共通のデータ入出力端子１２からクロック信号
とデータが第１のスレーブ装置２に対して出力された
後、所定のタイミングにより、マスタ装置１の第２のク
ロック出力端子１３と共通のデータ入出力端子１２から
クロック信号とデータが第２のスレーブ装置３に対して
出力されるようになっている。
ック出力端子１１，共通のデータ入出力端子１２，第２
のクロック出力端子１３によって、２系統の通信を各々
独立に動作させるため、ＩＩＣ通信プロトコルを制御す
るソフトウエアによってタイミングを制御しており、図
２に示すように、マスタ装置１の第１のクロック出力端
子１１と共通のデータ入出力端子１２からクロック信号
とデータが第１のスレーブ装置２に対して出力された
後、所定のタイミングにより、マスタ装置１の第２のク
ロック出力端子１３と共通のデータ入出力端子１２から
クロック信号とデータが第２のスレーブ装置３に対して
出力されるようになっている。
【００１３】具体的には、マスタ装置１の第２のクロッ
ク出力端子１３と共通のデータ入出力端子１２とのいず
れか一方あるいは両方のレベルを監視し、第２のクロッ
ク出力端子１３と共通のデータ入出力端子１２とのいず
れか一方あるいは両方が予め定められた所定の時間の間
にローレベルが検出されず、バスラインが未使用である
ことを確認して、第１のクロック出力端子１１と共通の
データ入出力端子１２を用いて、マスタ装置１と第１の
スレーブ装置２との間でＩＩＣプロトコルによるデータ
の送受信を行う。
ク出力端子１３と共通のデータ入出力端子１２とのいず
れか一方あるいは両方のレベルを監視し、第２のクロッ
ク出力端子１３と共通のデータ入出力端子１２とのいず
れか一方あるいは両方が予め定められた所定の時間の間
にローレベルが検出されず、バスラインが未使用である
ことを確認して、第１のクロック出力端子１１と共通の
データ入出力端子１２を用いて、マスタ装置１と第１の
スレーブ装置２との間でＩＩＣプロトコルによるデータ
の送受信を行う。
【００１４】一方、第２のクロック出力端子１３と共通
のデータ入出力端子１２を用いてマスタ装置１と第２の
スレーブ装置３との間でＩＩＣプロトコルによるデータ
の送受信を行う場合には、マスタ装置１の第１のクロッ
ク出力端子１１と共通のデータ入出力端子１２とのいず
れか一方あるいは両方のレベルを監視し、第１のクロッ
ク出力端子１１と共通のデータ入出力端子１２とのいず
れか一方あるいは両方が所定の時間の間にローレベルが
検出されず、バスラインが未使用であることを確認する
ことにより、マスタ装置１と第２のスレーブ装置３との
間で通信することが可能になる。
のデータ入出力端子１２を用いてマスタ装置１と第２の
スレーブ装置３との間でＩＩＣプロトコルによるデータ
の送受信を行う場合には、マスタ装置１の第１のクロッ
ク出力端子１１と共通のデータ入出力端子１２とのいず
れか一方あるいは両方のレベルを監視し、第１のクロッ
ク出力端子１１と共通のデータ入出力端子１２とのいず
れか一方あるいは両方が所定の時間の間にローレベルが
検出されず、バスラインが未使用であることを確認する
ことにより、マスタ装置１と第２のスレーブ装置３との
間で通信することが可能になる。
【００１５】このように構成することによって、共通の
データ入出力端子１２のラインを有効に利用することが
できるため、マスタ装置１におけるＩＩＣ通信が２系統
におけるＩＩＣ通信装置の省線化が実現する。
データ入出力端子１２のラインを有効に利用することが
できるため、マスタ装置１におけるＩＩＣ通信が２系統
におけるＩＩＣ通信装置の省線化が実現する。
【００１６】図３は、本発明の第２実施形態を説明する
ための通信系統が３系統以上であるＩＩＣ通信装置のシ
ステム構成図であり、この第２実施形態では、マスタ装
置１に、別々の系統のクロック信号を出力する第１のク
ロック出力端子１１，第２のクロック出力端子１３，第
３のクロック出力端子１５，……，Ｎ番目のクロック出
力端子１Ｎを設け、かつ１つの共通のデータ入出力端子
１２を設け、さらにＮ個のスレーブ装置１〜Ｎが設置さ
れているものであって、各スレーブ装置１〜Ｎには、前
記第１〜Ｎ番目のクロック出力端子１１〜１Ｎに接続さ
れるクロック入力端子２１〜Ｎ１が設けられ、かつ前記
共通のデータ入出力端子１２に接続されるデータ入出力
端子２２〜Ｎ２が設けられている。
ための通信系統が３系統以上であるＩＩＣ通信装置のシ
ステム構成図であり、この第２実施形態では、マスタ装
置１に、別々の系統のクロック信号を出力する第１のク
ロック出力端子１１，第２のクロック出力端子１３，第
３のクロック出力端子１５，……，Ｎ番目のクロック出
力端子１Ｎを設け、かつ１つの共通のデータ入出力端子
１２を設け、さらにＮ個のスレーブ装置１〜Ｎが設置さ
れているものであって、各スレーブ装置１〜Ｎには、前
記第１〜Ｎ番目のクロック出力端子１１〜１Ｎに接続さ
れるクロック入力端子２１〜Ｎ１が設けられ、かつ前記
共通のデータ入出力端子１２に接続されるデータ入出力
端子２２〜Ｎ２が設けられている。
【００１７】第２実施形態のように、通信ラインが３系
統以上の場合であっても、マスタ装置１のデータ入出力
端子１３を共有化して、各々の通信開始前に他のバスラ
インが使用されていないことを確認することにより、マ
スタ装置１とスレーブ装置のいずれかとの間で通信する
ことが可能になる。よって、データラインが１本であり
ながらあたかも複数個の入出力装置として機能する接続
構成となる。この構成によれば、系統数が増加する程、
マスタ装置１における入出力部，ＩＩＣ通信部の省線化
が可能になる。
統以上の場合であっても、マスタ装置１のデータ入出力
端子１３を共有化して、各々の通信開始前に他のバスラ
インが使用されていないことを確認することにより、マ
スタ装置１とスレーブ装置のいずれかとの間で通信する
ことが可能になる。よって、データラインが１本であり
ながらあたかも複数個の入出力装置として機能する接続
構成となる。この構成によれば、系統数が増加する程、
マスタ装置１における入出力部，ＩＩＣ通信部の省線化
が可能になる。
【００１８】
【発明の効果】以上のように本発明によれば、マスタ装
置の共通のデータ入出力端子から複数のスレーブ装置に
対してそれぞれデータ入出力することが可能になるた
め、マスタ装置における入出力部の省線化および簡素化
を図ることができ、通信部に占有される部位を削減する
ことができる等、実際上の効果が大である。
置の共通のデータ入出力端子から複数のスレーブ装置に
対してそれぞれデータ入出力することが可能になるた
め、マスタ装置における入出力部の省線化および簡素化
を図ることができ、通信部に占有される部位を削減する
ことができる等、実際上の効果が大である。
【図１】本発明の第１実施形態を説明するためのＩＩＣ
通信装置のシステム構成図
通信装置のシステム構成図
【図２】第１実施形態における各信号出力のタイミング
チャート
チャート
【図３】本発明の第２実施形態を説明するためのＩＩＣ
通信装置のシステム構成図
通信装置のシステム構成図
【図４】従来におけるＩＩＣ通信装置のシステム構成図
１ マスタ装置 １１ マスタ装置の第１のクロック出力端子 １２ マスタ装置の共通のデータ入出力端子 １３ マスタ装置の第２のクロック出力端子 １５ マスタ装置の第３のクロック出力端子 １Ｎ マスタ装置のＮ番目のクロック出力端子 ２ 第１のスレーブ装置 ２１ 第１のスレーブ装置のクロック入力端子 ２２ 第１のスレーブ装置のデータ入出力端子 ３ 第２のスレーブ装置 ３１ 第２のスレーブ装置のクロック入力端子 ３２ 第２のスレーブ装置のデータ入出力端子 ４ 第３のスレーブ装置 ４１ 第３のスレーブ装置のクロック入力端子 ４２ 第３のスレーブ装置のデータ入出力端子 Ｎ Ｎ番目のスレーブ装置 Ｎ１ Ｎ番目のスレーブ装置のクロック入力端子 Ｎ２ Ｎ番目のスレーブ装置のデータ入出力端子
Claims (3)
- 【請求項１】 クロック出力端子およびデータ入出力端
子を備えたマスタ装置と、前記クロック出力端子からク
ロック入力され、かつ前記データ入出力端子にてデータ
入出力されるスレーブ装置を接続してなる通信装置にお
いて、 前記マスタ装置に複数のクロック出力端子と共通のデー
タ入出力端子を設け、前記スレーブ装置を複数設置し
て、各スレーブ装置にて複数のクロック出力端子のいず
れか１つからクロック入力され、かつ前記共通のデータ
入出力端子との間でそれぞれデータ入出力を行うように
構成したことを特徴とする通信装置。 - 【請求項２】 第１のクロック出力端子，第２のクロッ
ク出力端子，共通のデータ入出力端子を備えたマスタ装
置と、 前記第１のクロック出力端子からクロック入力され、前
記共通のデータ入出力端子との間でデータ入出力を行う
第１のスレーブ装置と、 前記第２のクロック出力端子からクロック入力され、前
記共通のデータ入出力端子との間でデータ入出力を行う
第２のスレーブ装置とからなり、 前記マスタ装置と前記複数のスレーブ装置とを１本の共
通のデータ信号線によりデータ入出力可能に接続したこ
とを特徴とする通信装置。 - 【請求項３】 マスタ装置から各スレーブ装置に対する
送受信のタイミングを、通信のプロトコルを制御するた
めのソフトウエアにより制御することを特徴とする請求
項１または２記載の通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10304210A JP2000132506A (ja) | 1998-10-26 | 1998-10-26 | 通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10304210A JP2000132506A (ja) | 1998-10-26 | 1998-10-26 | 通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000132506A true JP2000132506A (ja) | 2000-05-12 |
Family
ID=17930344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10304210A Pending JP2000132506A (ja) | 1998-10-26 | 1998-10-26 | 通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000132506A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030062900A (ko) * | 2002-01-21 | 2003-07-28 | 엘지전자 주식회사 | Ｉｉｃ 시스템의 충돌방지방법 및 장치 |
| WO2005041051A2 (de) * | 2003-09-29 | 2005-05-06 | Infineon Technologies Ag | Datenübertragungssystem, digitale signalverarbeitungseinrichtung und verfahren zur übertragung eines datensignals |
| JP2016004327A (ja) * | 2014-06-13 | 2016-01-12 | 富士通株式会社 | 伝送装置 |
-
1998
- 1998-10-26 JP JP10304210A patent/JP2000132506A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030062900A (ko) * | 2002-01-21 | 2003-07-28 | 엘지전자 주식회사 | Ｉｉｃ 시스템의 충돌방지방법 및 장치 |
| WO2005041051A2 (de) * | 2003-09-29 | 2005-05-06 | Infineon Technologies Ag | Datenübertragungssystem, digitale signalverarbeitungseinrichtung und verfahren zur übertragung eines datensignals |
| WO2005041051A3 (de) * | 2003-09-29 | 2006-10-19 | Infineon Technologies Ag | Datenübertragungssystem, digitale signalverarbeitungseinrichtung und verfahren zur übertragung eines datensignals |
| JP2016004327A (ja) * | 2014-06-13 | 2016-01-12 | 富士通株式会社 | 伝送装置 |
| US9918147B2 (en) | 2014-06-13 | 2018-03-13 | Fujitsu Limited | Transmission apparatus and transmission method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000132506A (ja) | 通信装置 | |
| JP2003348109A (ja) | データ通信システム及び通信装置 | |
| JPH10207591A (ja) | インターフェイスボード | |
| JPH0644763B2 (ja) | デ−タ転送方式 | |
| JPS63202154A (ja) | シリアル通信方式 | |
| JP3174663B2 (ja) | 多重化サーバ方式における通信システム | |
| JPH11296474A (ja) | バス構成方式およびバス信号分配方法 | |
| KR100202993B1 (ko) | 통신포트와 백보드상의 코넥터간 정합장치 | |
| JP3037174B2 (ja) | シリアルデータ伝送装置及びシリアルデータ伝送方法 | |
| JPS61131057A (ja) | シリアルｉ／ｏ方式 | |
| KR0182643B1 (ko) | 유니 글로발 버스 호환 장치 | |
| KR20000047242A (ko) | 메인 프로세서와 다수의 서브프로세서간의 데이터통신장치 | |
| JPS6014547B2 (ja) | マルチドロツプ・デ−タ通信方式 | |
| JPH0879225A (ja) | データ通信システム及びデータ通信方法 | |
| GB2327579A (en) | Data transportation in two modes using two clock signals | |
| JPH04372241A (ja) | 伝送装置 | |
| JP2002026951A (ja) | 光ネットワーク装置 | |
| JPH05151185A (ja) | 従属情報処理装置 | |
| JPH01296828A (ja) | 状態信号伝送方式 | |
| JPS6080342A (ja) | 通信制御方式 | |
| JPH1139252A (ja) | バス多重化方式 | |
| JP2002197055A (ja) | インターフェース内蔵型半導体装置 | |
| JPS61113339A (ja) | プロセス入出力制御装置 | |
| JPH0626334U (ja) | 多重データ分岐回路 | |
| JPH0630505B2 (ja) | シリアル通信システム |