JP2893897B2 - シリアル入出力装置 - Google Patents
シリアル入出力装置Info
- Publication number
- JP2893897B2 JP2893897B2 JP2230377A JP23037790A JP2893897B2 JP 2893897 B2 JP2893897 B2 JP 2893897B2 JP 2230377 A JP2230377 A JP 2230377A JP 23037790 A JP23037790 A JP 23037790A JP 2893897 B2 JP2893897 B2 JP 2893897B2
- Authority
- JP
- Japan
- Prior art keywords
- serial
- input
- data
- output
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ビット同期方式によるデータ通信を行うシ
リアル入出力装置に関するものである。
リアル入出力装置に関するものである。
従来の技術 従来、シリアル入出力を行うためデータの各ビットの
送出タイミングを決めるクロックをシフトレジスタに与
えてシフトレジスタに読み取ったりシフトレジスタから
出力する手段が用いられており、シリアルインタフェー
スを持つマイクロコンピュータはこの手段をもつものが
多く、１文字単位でのシリアル入出力制御を行うことが
できるためマイクロコンピュータの負荷が軽くプログラ
ミングが容易になるという利点がある。また、マイクロ
コンピュータのタイマなどを利用してタイミングをとり
ながらビット単位で入出力するプログラミングを行うこ
とにより実現する手段が用いられているが、マイクロコ
ンピュータの負荷は重く、プログラミングは困難とな
る。
送出タイミングを決めるクロックをシフトレジスタに与
えてシフトレジスタに読み取ったりシフトレジスタから
出力する手段が用いられており、シリアルインタフェー
スを持つマイクロコンピュータはこの手段をもつものが
多く、１文字単位でのシリアル入出力制御を行うことが
できるためマイクロコンピュータの負荷が軽くプログラ
ミングが容易になるという利点がある。また、マイクロ
コンピュータのタイマなどを利用してタイミングをとり
ながらビット単位で入出力するプログラミングを行うこ
とにより実現する手段が用いられているが、マイクロコ
ンピュータの負荷は重く、プログラミングは困難とな
る。
シリアル入力されるデータを端末装置内部で処理した
りあるいはシリアル入力されるデータを他の装置にシリ
アル出力する両方の通信形態を切り替えながら動作する
端末装置ではシフトレジスタを使用する手段やタイマな
どを用いたシリアルデータを各ビット単位で操作するプ
ログラム制御による手段を組み合わせたり、他の装置に
そのまま転送する部分についてはシリアル入力端子をリ
レーなどを用いて転送先のシリアル出力端子に直接接続
して波形整形を行わずに転送する手段がとられている。
りあるいはシリアル入力されるデータを他の装置にシリ
アル出力する両方の通信形態を切り替えながら動作する
端末装置ではシフトレジスタを使用する手段やタイマな
どを用いたシリアルデータを各ビット単位で操作するプ
ログラム制御による手段を組み合わせたり、他の装置に
そのまま転送する部分についてはシリアル入力端子をリ
レーなどを用いて転送先のシリアル出力端子に直接接続
して波形整形を行わずに転送する手段がとられている。
発明が解決しようとする課題 従来の技術では次のような課題がある。
１） シリアル入力されるデータを他の装置へ転送する
ためにシフトレジスタを介して行う手段は、波形整形を
行い且つマイクロコンピュータの負荷軽減できるが、遅
延時間がシフトレジスタ内のビット時間分だけ長くな
る。
ためにシフトレジスタを介して行う手段は、波形整形を
行い且つマイクロコンピュータの負荷軽減できるが、遅
延時間がシフトレジスタ内のビット時間分だけ長くな
る。
２） シリアル入力されるデータを他の装置へ転送する
ためにマイクロコンピュータを使ってビット単位の操作
で行う手段は、普通1/2ビット時間の遅延だけで波形整
形を行いながら転送できるがマイクロコンピュータの負
荷が重くなる。
ためにマイクロコンピュータを使ってビット単位の操作
で行う手段は、普通1/2ビット時間の遅延だけで波形整
形を行いながら転送できるがマイクロコンピュータの負
荷が重くなる。
３） シリアル入力端子をリレーなどを用いて転送先の
シリアル出力端子に直接接続して波形整形を行わずに転
送する手段は遅延時間は発生しないが波形整形はできな
い。
シリアル出力端子に直接接続して波形整形を行わずに転
送する手段は遅延時間は発生しないが波形整形はできな
い。
本発明は、シフトレジスタを利用した従来のシリアル
入出力手段を備え且つマイクロコンピュータの負荷をか
けないでシリアル入力されるデータを遅延時間を最小に
とどめ波形整形して転送する手段を提供することを目的
とする。
入出力手段を備え且つマイクロコンピュータの負荷をか
けないでシリアル入力されるデータを遅延時間を最小に
とどめ波形整形して転送する手段を提供することを目的
とする。
課題を解決するための手段 上記の目的を達成するために、本発明のシリアル入出
力装置においては、シリアル入出力されるデータの各ビ
ットをサンプリングするクロックをシフトレジスタに与
えてシフトレジスタに読み取るシリアル入力手段と、ク
ロックをシフトレジスタに与えてシフトレジスタにセッ
トされたデータをシリアル出力するシリアル出力手段
と、シリアル入力されるシリアルデータを前記シリアル
入力手段がシフトレジスタにシリアルデータを読み取る
ためのクロックを利用してシフトレジスタが持つビット
数分づつフリップフロップ回路などを利用して1/2ビッ
ト遅れで波形整形をしながらシリアル出力するシリアル
転送手段と、前記シリアル出力手段と前記シリアル転送
手段のシリアル出力のどちらを通信路に出力するかを選
択するシリアル出力選択手段を具備した同期方式のシリ
アル入出力装置を提供する。
力装置においては、シリアル入出力されるデータの各ビ
ットをサンプリングするクロックをシフトレジスタに与
えてシフトレジスタに読み取るシリアル入力手段と、ク
ロックをシフトレジスタに与えてシフトレジスタにセッ
トされたデータをシリアル出力するシリアル出力手段
と、シリアル入力されるシリアルデータを前記シリアル
入力手段がシフトレジスタにシリアルデータを読み取る
ためのクロックを利用してシフトレジスタが持つビット
数分づつフリップフロップ回路などを利用して1/2ビッ
ト遅れで波形整形をしながらシリアル出力するシリアル
転送手段と、前記シリアル出力手段と前記シリアル転送
手段のシリアル出力のどちらを通信路に出力するかを選
択するシリアル出力選択手段を具備した同期方式のシリ
アル入出力装置を提供する。
作用 上記の手段によって、シフトレジスタを利用した従来
のシリアル入出力手段を備え且つマイクロコンピュータ
の負荷をかけないでシリアル入力されるデータを1/2ビ
ット遅延時間にとどめ波形整形して転送することがで
き、同時に転送しながらその転送データをシリアル入力
することが可能となる。
のシリアル入出力手段を備え且つマイクロコンピュータ
の負荷をかけないでシリアル入力されるデータを1/2ビ
ット遅延時間にとどめ波形整形して転送することがで
き、同時に転送しながらその転送データをシリアル入力
することが可能となる。
実施例 以下本発明の一実施例について、第１図と第２図を参
照しながら説明する。
照しながら説明する。
第１図は本発明のシリアル入出力装置の構成を示すも
のである。第１図に示すように、本発明のシリアル入出
力装置は、シリアルデータが入力されるシリアル入力端
子６と、シリアルデータを出力するシリアル出力端子７
と、シリアルデータを出力するシリアル出力手段１と、
シリアル入力端子６から入力されるシリアルデータを読
み取るシリアル入力手段２と、シリアル入力手段２から
供給されるクロックとシリアル入力端子６から入力され
るシリアルデータを使用して1/2ビット時間遅れでシリ
アルデータを転送するためにフリップフロップ回路８か
らなるシリアル転送手段３と、シリアル転送手段８とシ
リアル出力手段１から出力されるシリアルデータのどち
らをシリアル出力端子７に出力するかを選択するための
ゲート制御を行うシリアル出力選択手段４と、シリアル
出力手段へのシリアルデータ送信要求処理やシリアル入
力手段が受信したシリアルデータを取り出し処理やシリ
アル出力手段のゲート制御を行うマイクロコンピュータ
５で構成されている。なお、シリアル入力手段２ならび
にシリアル出力手段は、従来の技術で用いられているシ
フトレジスタを利用して８ビット単位でシリアルデータ
の送受を行うものとする。また、シリアル入力手段２か
らシリアル転送手段８に対して供給されるクロックはシ
リアル入力手段がシリアルデータを受信するためシリア
ルデータの各ビット入力タイミングに同期させて生成す
るクロックである。
のである。第１図に示すように、本発明のシリアル入出
力装置は、シリアルデータが入力されるシリアル入力端
子６と、シリアルデータを出力するシリアル出力端子７
と、シリアルデータを出力するシリアル出力手段１と、
シリアル入力端子６から入力されるシリアルデータを読
み取るシリアル入力手段２と、シリアル入力手段２から
供給されるクロックとシリアル入力端子６から入力され
るシリアルデータを使用して1/2ビット時間遅れでシリ
アルデータを転送するためにフリップフロップ回路８か
らなるシリアル転送手段３と、シリアル転送手段８とシ
リアル出力手段１から出力されるシリアルデータのどち
らをシリアル出力端子７に出力するかを選択するための
ゲート制御を行うシリアル出力選択手段４と、シリアル
出力手段へのシリアルデータ送信要求処理やシリアル入
力手段が受信したシリアルデータを取り出し処理やシリ
アル出力手段のゲート制御を行うマイクロコンピュータ
５で構成されている。なお、シリアル入力手段２ならび
にシリアル出力手段は、従来の技術で用いられているシ
フトレジスタを利用して８ビット単位でシリアルデータ
の送受を行うものとする。また、シリアル入力手段２か
らシリアル転送手段８に対して供給されるクロックはシ
リアル入力手段がシリアルデータを受信するためシリア
ルデータの各ビット入力タイミングに同期させて生成す
るクロックである。
以上のように構成された実施例におけるシリアル入出
力装置の動作について第２図を参照して説明する。第２
図は動作を説明するためスタートビットとストップビッ
トを含め８ビットの長歩同期による通信におけるシリア
ル入力端子６に入力されるシリアルデータの信号と、シ
リアル入力手段２がシリアル転送手段３に供給するクロ
ックと、シリアル出力端子７へ出力されるシリアルデー
タの信号の関連を示すタイミングチャートである。
力装置の動作について第２図を参照して説明する。第２
図は動作を説明するためスタートビットとストップビッ
トを含め８ビットの長歩同期による通信におけるシリア
ル入力端子６に入力されるシリアルデータの信号と、シ
リアル入力手段２がシリアル転送手段３に供給するクロ
ックと、シリアル出力端子７へ出力されるシリアルデー
タの信号の関連を示すタイミングチャートである。
まず、シリアル入力端子６から入力されるシリアルデ
ータをシリアル出力端子７に転送する動作について説明
する。
ータをシリアル出力端子７に転送する動作について説明
する。
マイクロコンピュータ５はシリアル転送手段３とシリ
アル出力端子７間を接続するためシリアル出力選択手段
４に対してゲートを閉じる要求を行い、続いて、シリア
ル入力手段２に対して８ビットシリアル入力動作要求を
行う。シリアル入力手段２はシリアル入力端子６からの
シリアルデータの受信と共にシリアルデータの各ビット
時間幅に等しいサイクルタイムを持つクロックをシリア
ル転送手段３に供給する。このクロックは第２図に示す
ようにシリアル入力端子６のシリアルデータのスタート
ビット信号の立ち下がりに合わせて供給開始される。従
ってシリアル転送手段３のフリップフロップ回路８は第
２図に示すようなシリアル入力データより1/2ビット時
間遅れたシリアルデータをシリアル出力端子７に出力す
る。８ビットのシリアル転送が終了するたびにシリアル
入力手段２がマイクロコンピュータ５に通知することで
再び次の８ビットシリアル入力動作要求をシリアル入力
手段２に要求することによりシリアル転送を接続するこ
とができる。また、マイクロコンピュータ５は常にシリ
アル入力手段２より転送した８ビットのデータを読み取
ることができるため転送を中止するタイミングを判断で
きる。
アル出力端子７間を接続するためシリアル出力選択手段
４に対してゲートを閉じる要求を行い、続いて、シリア
ル入力手段２に対して８ビットシリアル入力動作要求を
行う。シリアル入力手段２はシリアル入力端子６からの
シリアルデータの受信と共にシリアルデータの各ビット
時間幅に等しいサイクルタイムを持つクロックをシリア
ル転送手段３に供給する。このクロックは第２図に示す
ようにシリアル入力端子６のシリアルデータのスタート
ビット信号の立ち下がりに合わせて供給開始される。従
ってシリアル転送手段３のフリップフロップ回路８は第
２図に示すようなシリアル入力データより1/2ビット時
間遅れたシリアルデータをシリアル出力端子７に出力す
る。８ビットのシリアル転送が終了するたびにシリアル
入力手段２がマイクロコンピュータ５に通知することで
再び次の８ビットシリアル入力動作要求をシリアル入力
手段２に要求することによりシリアル転送を接続するこ
とができる。また、マイクロコンピュータ５は常にシリ
アル入力手段２より転送した８ビットのデータを読み取
ることができるため転送を中止するタイミングを判断で
きる。
次に、シリアル入力端子６から入力されるシリアルデ
ータをシリアル出力端子７に転送しないでマイクロコン
ピュータ５が受信する動作について説明する。
ータをシリアル出力端子７に転送しないでマイクロコン
ピュータ５が受信する動作について説明する。
マイクロコンピュータ５はシリアル転送手段３とシリ
アル出力端子７間を切るためシリアル出力選択手段４に
対してゲートを開く要求を行い、続いて、シリアル入力
手段２に対して８ビットシリアル入力動作要求を行う。
シリアル入力手段２はシリアル入力端子６からのシリア
ルデータの受信と共にクロックをシリアル転送手段３に
供給する。シリアルデータを転送する場合と同じよう
に、シリアル転送手段３のフリップフロップ回路８は第
２図に示すようなシリアル入力データより1/2ビット時
間遅れたシリアルデータをシリアル出力選択手段４に出
力するが、シリアル出力選択手段４はゲートを開いてい
るためシリアル出力端子７には出力されない。８ビット
のシリアル転送が終了するたびにシリアル入力手段２が
マイクロコンピュータ５に通知するのでマイクロコンピ
ュータは８ビット単位でシリアルデータを順次読み取る
ことができる。
アル出力端子７間を切るためシリアル出力選択手段４に
対してゲートを開く要求を行い、続いて、シリアル入力
手段２に対して８ビットシリアル入力動作要求を行う。
シリアル入力手段２はシリアル入力端子６からのシリア
ルデータの受信と共にクロックをシリアル転送手段３に
供給する。シリアルデータを転送する場合と同じよう
に、シリアル転送手段３のフリップフロップ回路８は第
２図に示すようなシリアル入力データより1/2ビット時
間遅れたシリアルデータをシリアル出力選択手段４に出
力するが、シリアル出力選択手段４はゲートを開いてい
るためシリアル出力端子７には出力されない。８ビット
のシリアル転送が終了するたびにシリアル入力手段２が
マイクロコンピュータ５に通知するのでマイクロコンピ
ュータは８ビット単位でシリアルデータを順次読み取る
ことができる。
次に、シリアル出力端子７にマイクロコンピュータ５
がシリアルデータを送信する動作について説明する。マ
イクロコンピュータ５はシリアル転送手段３とシリアル
出力端子７間を切るためシリアル出力選択手段４に対し
てゲートを開く要求を行い、続いて、シリアル出力手段
１に対して８ビットシリアル出力動作要求を行う。８ビ
ットのシリアル出力が終了するたびにシリアル入力手段
２がマイクロコンピュータ５に通知することによりマイ
クロコンピュータは８ビット単位でシリアルデータを順
次送信することができる。
がシリアルデータを送信する動作について説明する。マ
イクロコンピュータ５はシリアル転送手段３とシリアル
出力端子７間を切るためシリアル出力選択手段４に対し
てゲートを開く要求を行い、続いて、シリアル出力手段
１に対して８ビットシリアル出力動作要求を行う。８ビ
ットのシリアル出力が終了するたびにシリアル入力手段
２がマイクロコンピュータ５に通知することによりマイ
クロコンピュータは８ビット単位でシリアルデータを順
次送信することができる。
このようにして、本発明のシリアル入出力装置は、シ
フトレジスタを利用した従来のシリアル入出力手段を備
え且つ必要に応じてマイクロコンピュータの負荷をかけ
ないでシリアル入力されるデータを遅延時間を1/2にと
どめ波形整形して転送することができ、同時に転送しな
がらその転送データをシリアル入力できるためシリアル
転送の開始停止の制御が可能となる。
フトレジスタを利用した従来のシリアル入出力手段を備
え且つ必要に応じてマイクロコンピュータの負荷をかけ
ないでシリアル入力されるデータを遅延時間を1/2にと
どめ波形整形して転送することができ、同時に転送しな
がらその転送データをシリアル入力できるためシリアル
転送の開始停止の制御が可能となる。
発明の効果 以上の実施例から明らかなように、本発明により、シ
フトレジスタを利用した従来のシリアル入出力手段を備
えると同時にシリアル入力されるデータを遅延時間を1/
2にとどめ波形整形して転送することができ、同時に転
送しながらその転送データをシリアル入力できるためシ
リアル転送の開始停止の制御が可能となる。
フトレジスタを利用した従来のシリアル入出力手段を備
えると同時にシリアル入力されるデータを遅延時間を1/
2にとどめ波形整形して転送することができ、同時に転
送しながらその転送データをシリアル入力できるためシ
リアル転送の開始停止の制御が可能となる。
また、マイクロコンピュータによるビット単位の操作
によるシリアル転送を必要としないためマイクロコンピ
ュータの負荷が軽減されると同時にプログラミング開発
が容易となる。
によるシリアル転送を必要としないためマイクロコンピ
ュータの負荷が軽減されると同時にプログラミング開発
が容易となる。
第１図は本発明の一実施例のシリアル入出力装置のブロ
ック図、第２図は同動作を説明するタイミングチャート
である。 １……シリアル出力手段、２……シリアル入力手段、３
……シリアル転送手段、４……シリアル出力選択手段、
５……マイクロコンピュータ、６……シリアル入力端
子、７……シリアル出力端子、８……フリップフロップ
回路。
ック図、第２図は同動作を説明するタイミングチャート
である。 １……シリアル出力手段、２……シリアル入力手段、３
……シリアル転送手段、４……シリアル出力選択手段、
５……マイクロコンピュータ、６……シリアル入力端
子、７……シリアル出力端子、８……フリップフロップ
回路。
フロントページの続き (72)発明者 大石 芳功 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 堀池 良雄 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 宇野 尚 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 五島 昭彦 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平１−296839（ＪＰ，Ａ) 特開 昭62−143534（ＪＰ，Ａ) 特開 昭62−171253（ＪＰ，Ａ) 特開 昭62−287736（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 25/38 H04L 25/52
Claims (1)
- 【請求項１】シリアル入力されるデータの各ビットをサ
ンプリングするクロックをシフトレジスタに与えてシフ
トレジスタに読み取るシリアル入力手段と、クロックを
シフトレジスタに与えてシフトレジスタにセットされた
データをシリアル出力するシリアル出力手段と、シリア
ル入力されるシリアルデータを前記シリアル入力手段が
シフトレジスタにシリアルデータを読み取るクロックを
利用して1/2ビット遅れで波形整形をしながらシリアル
出力するシリアル転送手段と、前記シリアル出力手段と
前記シリアル転送手段のシリアル出力のどちらを通信路
に出力するかを選択するシリアル出力選択手段を具備し
たシリアル入出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2230377A JP2893897B2 (ja) | 1990-08-30 | 1990-08-30 | シリアル入出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2230377A JP2893897B2 (ja) | 1990-08-30 | 1990-08-30 | シリアル入出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04111558A JPH04111558A (ja) | 1992-04-13 |
| JP2893897B2 true JP2893897B2 (ja) | 1999-05-24 |
Family
ID=16906913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2230377A Expired - Fee Related JP2893897B2 (ja) | 1990-08-30 | 1990-08-30 | シリアル入出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2893897B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005020471A (ja) * | 2003-06-27 | 2005-01-20 | Matsushita Electric Ind Co Ltd | 調歩同期式通信回路 |
| JP6474004B2 (ja) * | 2016-05-12 | 2019-02-27 | パナソニックＩｐマネジメント株式会社 | 親機および通信方法 |
-
1990
- 1990-08-30 JP JP2230377A patent/JP2893897B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04111558A (ja) | 1992-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390969A (en) | Asynchronous data transmission system with state variable memory and handshaking protocol circuits | |
| JPH11149445A (ja) | 送受信兼用のレジスターを持つ直列インターフェース装置 | |
| JPH03104459A (ja) | データ通信装置 | |
| JPS6239580B2 (ja) | ||
| JP2893897B2 (ja) | シリアル入出力装置 | |
| JP3023029B2 (ja) | シェルフ構成におけるカード間通信方式 | |
| JPS60241150A (ja) | デ−タ転送装置 | |
| JPH0724832Y2 (ja) | 送受信自動切換回路 | |
| JP3459542B2 (ja) | シリアルデータ転送装置 | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JPH0681158B2 (ja) | デ−タ転送制御装置 | |
| JPS61270952A (ja) | デ−タ伝送方式 | |
| KR0122879Y1 (ko) | 캐스케이드에서의 직렬데이타 송수신 장치 | |
| JPS6384345A (ja) | デ−タ受信回路 | |
| JP3354493B2 (ja) | シリアルデータ転送装置 | |
| JPS63284953A (ja) | デ−タ通信装置 | |
| JPS59138147A (ja) | デ−タ伝送装置 | |
| JPS59208632A (ja) | 処理装置間の情報転送方式 | |
| JPH11239193A (ja) | クロック同期式通信装置 | |
| JPS6024497B2 (ja) | デ−タ転送方式 | |
| JPS5887612A (ja) | 入出力制御診断装置 | |
| JPH0430775B2 (ja) | ||
| JPH0630505B2 (ja) | シリアル通信システム | |
| JPS6044713B2 (ja) | デ−タ転送制御方式 | |
| JPH11110345A (ja) | マイコンシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |