JPH0740229B2 - 割り込み入力信号制御方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピユータ・システムに係り、特にマイクロ
コピユータ・システムの割り込み入力信号制御方式に関
するものである。

〔従来の技術〕

従来、割り込み入力信号の制御方式にはエツジトリガ方
式とレベルトリガ方式があつた。

そして、前者のエツジトリガ方式の場合、割り込み要求
は入力信号の立ち上がりエツジで行うため、割り込み入
力信号の解除のタイミングに制限がないという利点があ
る一方、複数の割り込み要因で１本の割り込み入力信号
を共用することができないという不都合がある。

他方、後者のレベルトリガ方式では、複数の割り込み要
因が１本の割り込み入力信号を共用できるが、割り込み
終了コマンドの発行までに要求を取り下げないと、再度
同じ割り込みが発生してしまうという不都合があつた。

〔発明が解決しようとする課題〕

上述した従来の割り込み入力信号制御方式では、１つの
システムでエツジトリガ方式とレベルトリガ方式を自由
に混在させることができなかつたので、エツジトリガ方
式の利点とレベルトリガ方式の利点を同時に利用するこ
とができないという課題があつた。

〔課題を解決するための手段〕

本発明の割り込み入力信号制御方式は、エッジトリガ方
式およびレベルトリガ方式のいずれかまたは両方の割り
込み入力信号を入力とし、それぞれの割り込み入力信号
に対応するマスク信号に応じてこれら割り込み入力信号
を個々にマスクすることにより、調整割り込み入力信号
として割り込み制御回路に出力する割り込み入力マスク
回路と、割り込み制御回路に対する割り込み終了コマン
ドの検出に応じてデコード信号を出力するコマンド・デ
コーダと、複数の割り込み入力信号のうちレベルトリガ
方式の割り込み入力信号に対し、デコーダ信号に応じて
マスクを指示するマスク信号を個々に出力するマスク・
セレクタとから構成されるものである。

〔作 用〕

本発明においては、エツジトリガ方式の割り込み制御回
路を、エツジトリガ／レベルトリガ混在の割り込み制御
回路にするよう作用する。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明の一実施例を示すブロツク図である。

図において、１は8259のような一般的に用いられている
エツジトリガ方式の割り込み制御回路で、割り込み入力
としてエツジトリガ入力に設定される。２は各割り込み
入力信号を個々にマスクできエツジトリガ方式の割り込
み制御回路１に調整割り込み入力信号を供給する割り込
み入力マスク回路、３はこの割り込み入力マスク回路２
にどの割り込み入力信号をマスクするか指示するマスク
・セレクタで、この割り込み入力マスク回路２は、マス
ク・セレクタ３の出力するマスク信号20〜27によつて、
割り込み入力信号10〜17を独立にマスクし、調整割り込
み入力信号30〜37をエツジトリガ方式の割り込み制御回
路１に出力するように構成されている。４はエツジトリ
ガ方式の割り込み制御回路１への割り込み終了コマンド
を検出しデコード信号をマスク・セレクタ３に供給する
コマンド・デコーダで、アドレス・バス８とデータ・バ
ス９をデコードすることによつて、エツジトリガ方式の
割り込み制御回路１に割り込み終了コマンドが発行され
たことを検出し、デコード信号５をマスク・セレクタ３
に出力するように構成されている。

そして、割り込み出力信号６は、エツジトリガ方式の割
り込み制御回路１がCPU（図示せず）へ割り込みを知ら
せるアクテイブハイの信号であり、割り込み応答信号７
はCPUが割り込みを受付けたことをエツジトリガ方式の
割り込み制御回路１へ知らせるアクテイブハイの信号で
この割り込み応答信号７は１回の応答のために２つのパ
ルスを返す。

第２図は第１図の構成で割り込み入力信号10をエツジト
リガに設定し、割り込み入力信号11をレベルトリガに設
定した場合の動作例を示すタイムチヤートである。

第１図の動作説明に供するタイムチヤートである第２図
において、（ａ），（ｂ）は割り込み入力信号10,11を
示したものであり、（ｃ），（ｄ）はマスク信号20,2
1、（ｅ），（ｆ）は調整割り込み入力信号30,31、
（ｇ）は割り込み出力信号６、（ｈ）は割り込み応答信
号７、（ｉ）はデコード信号５を示したものである。そ
して、40はエツジトリガ割り込みサイクルを示し、41は
レベルトリガ割り込みサイクル、42は多重レベルトリガ
割り込みサイクルを示す。

つぎに第１図に示す実施例の動作を第２図を参照して説
明する。

まず、エツジトリガ入力信号の場合の動作から説明す
る。第２図のエツジトリガ割り込みサイクル40の部分が
説明に対応している。そして、エツジトリガ入力の場
合、マスク信号20（第２図（ｃ）参照）がマスク・セレ
クタ３によつて常にロウレベルに選択されるので、この
マスク信号20に対応する調整割り込み入力信号30（第２
図（ｅ）参照）は、対応する割り込み入力信号10（第２
図（ａ）参照）と同じ動作をし、通常のエツジトリガ入
力と変わりがない。

つぎに、レベルトリガ入力信号の場合の動作を説明す
る。第２図のレベルトリガ割り込みサイクル41と多重レ
ベルトリガ割り込みサイクル42の部分が説明に対応して
いる。そして、エツジトリガ方式の割り込み制御回路１
に対して割り込み終了コマンドが発行されると、アドレ
ス・バス８とデータ・バス９をデコードしているコマン
ド・デコーダ４は割り込み終了コマンドを検出して、デ
コード信号５（第２図（ｉ）参照）にハイレベルのパル
スを出力する。割り込み入力信号11（第２図（ｂ）参
照）がレベルトリガであると設定されているマスク・セ
レクタ３は、マスク信号21（第２図（ｄ）参照）にデコ
ード信号５がハイレベルの期間中ハイレベルを出力す
る。

これによつて、レベルトリガ方式の割り込み入力信号11
を複数の割り込み要因で共有していて、その内の１つの
割り込み要因のサービスが終了してエツジトリガ方式の
割り込み制御回路１に割り込み終了コマンドが発行され
た時、割り込み入力信号11がロウレベルにならずにハイ
レベルを保つていても、マスク信号21と割り込み入力信
号11を入力している割り込み入力マスク回路２が、調整
割り込み入力信号31（第２図（ｆ）参照）に立ち上がり
エツジを作り出し、複数の割り込み要因が割り込み入力
信号11を共用していても、共用している割り込み要因が
すべてサービスされるまで、複数の割り込み要因をエツ
ジトリガ方式の割り込み制御回路１に知らせることがで
きる。

すなわち、エツジトリガ方式の割り込み制御回路をエツ
ジトリガ／レベルトリガ混在の割り込み制御回路にする
ことができる。

〔発明の効果〕

以上説明したように本発明は、エツジトリガ方式の割り
込み制御回路に、割り込み入力マスク回路とマスク・セ
レクタおよびコマンド・デコーダを付加することによつ
て、従来の割り込み方式を採用しているコンピユータ・
システムに、割り込み入力信号毎にレベルトリガ／エツ
ジトリガを選択する機能を付加することができる効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、第２図は
第１図の動作説明に供するタイムチヤートである。 １……エツジトリガ方式の割り込み制御回路、２……割
り込み入力マスク回路、３……マスク・セレクタ、４…
…コマンド・デコーダ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】所定の優先順位に応じて複数のエッジトリ
   ガ方式の割り込み入力信号のうちのいずれかを出力する
   割り込み制御回路を設けて、複数の割り込み入力信号を
   制御する割り込み入力信号制御方式において、 エッジトリガ方式およびレベルトリガ方式のいずれかま
   たは両方の割り込み入力信号を入力とし、それぞれの割
   り込み入力信号に対応するマスク信号に応じてこれら割
   り込み入力信号を個々にマスクすることにより、調整割
   り込み入力信号として前記割り込み制御回路に出力する
   割り込み入力マスク回路と、 前記割り込み制御回路に対する割り込み終了コマンドの
   検出に応じてデコード信号を出力するコマンド・デコー
   ダと、 前記複数の割り込み入力信号のうちレベルトリガ方式の
   割り込み入力信号に対し、前記デコーダ信号に応じてマ
   スクを指示するマスク信号を個々に出力するマスク・セ
   レクタとから構成されることを特徴とする割り込み入力
   信号制御方式。