JPH0562784B2 - - Google Patents
Info
- Publication number
- JPH0562784B2 JPH0562784B2 JP62232791A JP23279187A JPH0562784B2 JP H0562784 B2 JPH0562784 B2 JP H0562784B2 JP 62232791 A JP62232791 A JP 62232791A JP 23279187 A JP23279187 A JP 23279187A JP H0562784 B2 JPH0562784 B2 JP H0562784B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- input
- circuit
- digital processing
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はマイクロコンピユータシステムに関す
るものである。
るものである。
[従来の技術]
近年、マイクロコンピユータを使用したシステ
ムが多方面にわたつて利用されている。例えば、
プリンタにおいても、マイクロコンピユータが使
用されているが、この種のものに使用されるマイ
クロプロセツサや入出力ポート拡張用の周辺IC
には、入力ポートおよび出力ポートが設けられ、
各ポートが入力用あるいは出力用に固定されて使
用されている。
ムが多方面にわたつて利用されている。例えば、
プリンタにおいても、マイクロコンピユータが使
用されているが、この種のものに使用されるマイ
クロプロセツサや入出力ポート拡張用の周辺IC
には、入力ポートおよび出力ポートが設けられ、
各ポートが入力用あるいは出力用に固定されて使
用されている。
例えば、第5図のように、マイクロプロセツサ
等のデジタル処理回路1のポートP1はデイツプ
スイツチSの読込み用として固定され、ポート
P2はウオツチドツグタイマ7へのクロツクパル
ス出力用に固定されて使用されているのである。
等のデジタル処理回路1のポートP1はデイツプ
スイツチSの読込み用として固定され、ポート
P2はウオツチドツグタイマ7へのクロツクパル
ス出力用に固定されて使用されているのである。
[発明が解決しようとする問題点]
上記のものでは、使用頻度の低い信号やデイツ
プスイツチからの入力信号のように電源投入時に
のみ使用されてそれ以後は使用されない信号に対
しても、それぞれに対して一つのポートを割り当
てているため、ポートの数が増えてしまうもので
ある。そのため、回路に使用される素子数が増
え、素子のピン数が多くなつてしまい、コストの
増大や信頼性の低下を招いている。
プスイツチからの入力信号のように電源投入時に
のみ使用されてそれ以後は使用されない信号に対
しても、それぞれに対して一つのポートを割り当
てているため、ポートの数が増えてしまうもので
ある。そのため、回路に使用される素子数が増
え、素子のピン数が多くなつてしまい、コストの
増大や信頼性の低下を招いている。
本発明は、入力ポートと出力ポートを兼用する
ことにより、ポート数を削減するとともに、ポー
トの切換えを任意のタイミングで行えるようにし
たものである。
ことにより、ポート数を削減するとともに、ポー
トの切換えを任意のタイミングで行えるようにし
たものである。
[問題点を解決するための手段]
本発明は、入出力兼用のポートに抵抗を介して
入力回路を接続するとともに上記ポートに外部回
路を接続し、デジタル処理回路によつて、入力の
受付けに先立つてポートを入力ポートに切り換
え、受付け終了後に再び出力ポートに切り換える
ようにしたものである。
入力回路を接続するとともに上記ポートに外部回
路を接続し、デジタル処理回路によつて、入力の
受付けに先立つてポートを入力ポートに切り換
え、受付け終了後に再び出力ポートに切り換える
ようにしたものである。
[実施例]
第1図において、1は1チツプマイクロプロセ
ツサ等のデジタル処理回路で、入出力兼用のポー
トP0を導出してある。このポートP0には、抵抗
R1を介して入力回路2を接続してある。入力回
路としては、例えば、ボーレート等の初期設定用
のデイツプスイツチSおよび抵抗R2からなる回
路を用いている。またポートP0には、ウオツチ
ドツグタイマ等の外部回路3を接続してある。
ツサ等のデジタル処理回路で、入出力兼用のポー
トP0を導出してある。このポートP0には、抵抗
R1を介して入力回路2を接続してある。入力回
路としては、例えば、ボーレート等の初期設定用
のデイツプスイツチSおよび抵抗R2からなる回
路を用いている。またポートP0には、ウオツチ
ドツグタイマ等の外部回路3を接続してある。
以上の構成の動作を第2図のフローチヤートを
参照しながら説明する。スイツチ3の状態は、電
源投入時にのみ読み込めばよいので、まず電源投
入によつてポートP0を入力用として設定する。
これは、例えばデジタル処理回路1内のレジスタ
の所定ビツトを“1”(あるいは“0”)に設定す
ることによつて行われる。そこでスイツチSの状
態を読み込み、この読込み終了後に、ポートP0
を出力用に切換える。これは上記レジスタの上記
所定ビツトを“0”(あるいは“1”)に設定する
ことによつて行われる。以降は、ポートP0外部
回路3への出力ポートとして使用され、デジタル
処理回路1から一定周期でクロツクパルスが発生
して外部回路3に供給される。
参照しながら説明する。スイツチ3の状態は、電
源投入時にのみ読み込めばよいので、まず電源投
入によつてポートP0を入力用として設定する。
これは、例えばデジタル処理回路1内のレジスタ
の所定ビツトを“1”(あるいは“0”)に設定す
ることによつて行われる。そこでスイツチSの状
態を読み込み、この読込み終了後に、ポートP0
を出力用に切換える。これは上記レジスタの上記
所定ビツトを“0”(あるいは“1”)に設定する
ことによつて行われる。以降は、ポートP0外部
回路3への出力ポートとして使用され、デジタル
処理回路1から一定周期でクロツクパルスが発生
して外部回路3に供給される。
なお入力回路2は抵抗R1を介して接続してあ
るため、スイツチSの開閉状態がポートP0から
の信号に影響を与えることはない。
るため、スイツチSの開閉状態がポートP0から
の信号に影響を与えることはない。
また電源投入時に、ポートP0に瞬間的にスイ
ツチSの状態出力が発生し、これが外部回路3に
も供給されるものであるが、外部回路としてウオ
ツチドツグタイマを使用しているため、何ら支障
はない。
ツチSの状態出力が発生し、これが外部回路3に
も供給されるものであるが、外部回路としてウオ
ツチドツグタイマを使用しているため、何ら支障
はない。
第3図は外部回路4として発光ダイオード5お
よびその駆動用のオープンコレクタバツフア6を
用いた例を示してある。
よびその駆動用のオープンコレクタバツフア6を
用いた例を示してある。
この動作を第4図のフローチヤートを参照しな
がら説明する。電源投入時におけるスイツチSの
状態読込み動作については上記の例と同じであ
る。この読込み終了後は、ポートP0は発光ダイ
オード5の駆動用の出力ポートに切換わり、点灯
する場合には、“1”を、点灯しない場合には、
“0”を出力する。
がら説明する。電源投入時におけるスイツチSの
状態読込み動作については上記の例と同じであ
る。この読込み終了後は、ポートP0は発光ダイ
オード5の駆動用の出力ポートに切換わり、点灯
する場合には、“1”を、点灯しない場合には、
“0”を出力する。
この例においても、スイツチSの状態読込み時
に、一瞬だけ発光ダイオード5が点灯あるいは消
灯する場合があるが、ほとんど視認は不可能であ
り、何ら支障はない。
に、一瞬だけ発光ダイオード5が点灯あるいは消
灯する場合があるが、ほとんど視認は不可能であ
り、何ら支障はない。
なお上記の実施例では、入力回路として、電源
投入時にのみ読込みが必要なデイツプスイツチを
用いた例について説明したが、デジタル処理回路
の動作中においても、必要に応じて読込みが必要
なスイツチを用いてもよい。
投入時にのみ読込みが必要なデイツプスイツチを
用いた例について説明したが、デジタル処理回路
の動作中においても、必要に応じて読込みが必要
なスイツチを用いてもよい。
また外部回路としては、入力回路からの入力信
号が瞬間的に供給されても、差し支えないもので
あればよい。
号が瞬間的に供給されても、差し支えないもので
あればよい。
[発明の効果]
本発明によれば、入力ポートと出力ポートを兼
用し、しかもこのポートと入力回路間に抵抗を接
続するようにしたので、ポート数を削減すること
ができ、コトト低減につながり、回路素子数およ
びピン数の削減によつて信頼性を向上させること
ができるものである。かつ、デジタル処理回路に
よつて任意のタイミングでポートを入力ポートに
切り換え、入力受付け後に再び出力ポートに切り
換えるようにしたため、デジタル処理回路の動作
中においても必要に応じて入力の読込みが行うこ
とができる。しかも出力ポート切り換わつている
状態では、デジタル処理回路からの出力信号が入
力回路の状態によつて影響を受けることがなく、
入出力兼用による弊害をなくすことができる。
用し、しかもこのポートと入力回路間に抵抗を接
続するようにしたので、ポート数を削減すること
ができ、コトト低減につながり、回路素子数およ
びピン数の削減によつて信頼性を向上させること
ができるものである。かつ、デジタル処理回路に
よつて任意のタイミングでポートを入力ポートに
切り換え、入力受付け後に再び出力ポートに切り
換えるようにしたため、デジタル処理回路の動作
中においても必要に応じて入力の読込みが行うこ
とができる。しかも出力ポート切り換わつている
状態では、デジタル処理回路からの出力信号が入
力回路の状態によつて影響を受けることがなく、
入出力兼用による弊害をなくすことができる。
第1図は本発明の一実施例を示した電気回路
図、第2図は第1図の動作説明のためのフローチ
ヤート、第3図は他の実施例を示した電気回路
図、第4図は第3図の動作説明のためのフローチ
ヤート、第5図は従来例を示した電気回路図であ
る。 1……デジタル処理回路、2……入力回路、
R1……抵抗、3,4……外部回路。
図、第2図は第1図の動作説明のためのフローチ
ヤート、第3図は他の実施例を示した電気回路
図、第4図は第3図の動作説明のためのフローチ
ヤート、第5図は従来例を示した電気回路図であ
る。 1……デジタル処理回路、2……入力回路、
R1……抵抗、3,4……外部回路。
Claims (1)
- 1 マイクロプロセツサ等のデジタル処理回路
と、このデジタル処理回路から導出した入出力兼
用のポートと、このポートに抵抗を介して接続し
た入力回路と、上記ポートに接続され上記デジタ
ル処理回路からの出力によつて制御される外部回
路とからなり、上記デジタル処理回路が上記入力
回路からの入力信号を受け付けるときには、それ
に先立つて上記ポートを入力ポートに切り変え、
上記入力信号の受付け終了後に再び出力ポートに
切り換えることを特徴とするマイクロコンピユー
タシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62232791A JPS6476140A (en) | 1987-09-17 | 1987-09-17 | Microcomputer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62232791A JPS6476140A (en) | 1987-09-17 | 1987-09-17 | Microcomputer system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6476140A JPS6476140A (en) | 1989-03-22 |
JPH0562784B2 true JPH0562784B2 (ja) | 1993-09-09 |
Family
ID=16944809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62232791A Granted JPS6476140A (en) | 1987-09-17 | 1987-09-17 | Microcomputer system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6476140A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0355941A (ja) * | 1989-07-25 | 1991-03-11 | Nec Corp | ボタン電話機 |
JPH0370664U (ja) * | 1989-11-08 | 1991-07-16 | ||
JP2611553B2 (ja) * | 1991-02-26 | 1997-05-21 | 三菱電機株式会社 | 燃料噴射装置の異常診断装置 |
JP2009116832A (ja) * | 2007-11-09 | 2009-05-28 | Yamaha Motor Electronics Co Ltd | プリント基板回路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60237561A (ja) * | 1984-05-09 | 1985-11-26 | Ascii Corp | 複合機能cpuにおけるシステム構成指示方式 |
-
1987
- 1987-09-17 JP JP62232791A patent/JPS6476140A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60237561A (ja) * | 1984-05-09 | 1985-11-26 | Ascii Corp | 複合機能cpuにおけるシステム構成指示方式 |
Also Published As
Publication number | Publication date |
---|---|
JPS6476140A (en) | 1989-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0258872B1 (en) | Serial data transfer system | |
US6691201B1 (en) | Dual mode USB-PS/2 device | |
US5233638A (en) | Timer input control circuit and counter control circuit | |
EP0535615A2 (en) | Single chip microcomputer having two kinds of timer functions | |
KR960042413A (ko) | 데이터 처리 시스템 | |
US5267172A (en) | Mail franking machine including an interface application specific integrated circuit | |
JPH0562784B2 (ja) | ||
KR19980061837A (ko) | Ipc의 이중화 버스 클럭 감시 회로 | |
US20030101366A1 (en) | Timer apparatus which can simulatenously control a plurality of timers | |
US6426953B1 (en) | Method of operating an internal high speed ATM bus inside a switching core | |
JPH038126B2 (ja) | ||
JP2626526B2 (ja) | 制御データ受信回路 | |
KR880002509Y1 (ko) | 퍼스널 컴퓨터의 네트워크 인터페이스 회로 | |
JPH05103021A (ja) | 半導体集積回路 | |
SU1444787A1 (ru) | Устройство дл сопр жени канала передачи данных с магистралью | |
JPS6111786Y2 (ja) | ||
JPH0337219B2 (ja) | ||
JP2000339063A (ja) | 通信装置 | |
JPH05291932A (ja) | 電子回路 | |
SU1410012A1 (ru) | Устройство дл ввода информации | |
SU1677866A1 (ru) | Реверсивное счетное устройство | |
SU1688249A1 (ru) | Устройство дл согласовани интерфейсов | |
JPS62266645A (ja) | シリアルインタ−フエ−ス回路 | |
JPH05101008A (ja) | ワンチツプマイクロコンピユータ | |
JPH05314280A (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |