JPS6111786Y2 - - Google Patents
Info
- Publication number
- JPS6111786Y2 JPS6111786Y2 JP1981025682U JP2568281U JPS6111786Y2 JP S6111786 Y2 JPS6111786 Y2 JP S6111786Y2 JP 1981025682 U JP1981025682 U JP 1981025682U JP 2568281 U JP2568281 U JP 2568281U JP S6111786 Y2 JPS6111786 Y2 JP S6111786Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- state
- terminal
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は半導体集積回路（以下ICと略す）の
構成に関する。
構成に関する。
従来、ICの入出力端子では入力状態か出力状
態であるかはIC内部の回路に依存しているため
外部から、たとえば出力状態から入力状態に変化
するタイミングが分からない。そのため、ICが
出力状態のとき外部から信号を入力することが起
こり、例えば外部が“ロウ”をドライブしている
ときに、ICが“ハイ”を出力すればICの出力電
流を外部が引いてしまい、ICの消費電流を大き
くしてしまつていた。
態であるかはIC内部の回路に依存しているため
外部から、たとえば出力状態から入力状態に変化
するタイミングが分からない。そのため、ICが
出力状態のとき外部から信号を入力することが起
こり、例えば外部が“ロウ”をドライブしている
ときに、ICが“ハイ”を出力すればICの出力電
流を外部が引いてしまい、ICの消費電流を大き
くしてしまつていた。
本考案は上述の欠点を補うものである。
本考案では入力状態であるか出力状態であるか
を示す信号を出力すれば、外部より感知して、入
力状態であるとき、外部から信号を入力すれば、
上記の欠点をなくすことができる。
を示す信号を出力すれば、外部より感知して、入
力状態であるとき、外部から信号を入力すれば、
上記の欠点をなくすことができる。
以下に図面を参照して本考案について詳細に述
べる。
べる。
第１図は本考案の一実施例であり、破線で囲ま
れた部分が一つの端子に対応し、この場合Pm−
ｎポートであるｍ，ｎはｍポートのｎビツトとい
う意味である。次に第２図の遷移図に表わされて
いる様に、ｍポートへの入力命令のとき、信号線
１よりフリツプフロツプＦ／Ｆ２をリセツトする
入力信号が入り、このポートが入力状態であるか
出力状態であるかを示す信号機３は“ロウ”にな
る。また信号線５は“ハイ”、信号線６は“ロ
ウ”、信号線７は“ハイ”このときICの入出力端
子であるPm−ｎへの入力は、ポートｍの端子が
入力状態であるか出力状態であるかを表わす端子
P4の値が“ロウ”になつてから、Pm−ｎに与え
ればPm−ｎの出力とPm−ｎへの入力が同一タイ
ミングでお互いにドライブし合う事がない。
れた部分が一つの端子に対応し、この場合Pm−
ｎポートであるｍ，ｎはｍポートのｎビツトとい
う意味である。次に第２図の遷移図に表わされて
いる様に、ｍポートへの入力命令のとき、信号線
１よりフリツプフロツプＦ／Ｆ２をリセツトする
入力信号が入り、このポートが入力状態であるか
出力状態であるかを示す信号機３は“ロウ”にな
る。また信号線５は“ハイ”、信号線６は“ロ
ウ”、信号線７は“ハイ”このときICの入出力端
子であるPm−ｎへの入力は、ポートｍの端子が
入力状態であるか出力状態であるかを表わす端子
P4の値が“ロウ”になつてから、Pm−ｎに与え
ればPm−ｎの出力とPm−ｎへの入力が同一タイ
ミングでお互いにドライブし合う事がない。
ｍポートからの出力命令のときは、信号線１よ
りＦ／Ｆ２をセツトする入力信号が入り、信号線
３は“ハイ”、信号線５は“ロウ”、信号線６は
“ハイ”、信号線７は“ロウ”となる。このとき、
Pm−ｎからの出力は端子Ｐの値が“ハイ”にな
ると同時に出力される。
りＦ／Ｆ２をセツトする入力信号が入り、信号線
３は“ハイ”、信号線５は“ロウ”、信号線６は
“ハイ”、信号線７は“ロウ”となる。このとき、
Pm−ｎからの出力は端子Ｐの値が“ハイ”にな
ると同時に出力される。
よつて、入出力ポートPmへの外部からの入出
の切換えは、ポートPmが入力状態であれば“ロ
ウ”、出力状態であれば“ハイ”である端子Ｐに
同期して行なえばよい。
の切換えは、ポートPmが入力状態であれば“ロ
ウ”、出力状態であれば“ハイ”である端子Ｐに
同期して行なえばよい。
第１図は本考案の一例を示すブロツク図、第２
図は、第１図の回路の動作を説明するための遷移
図である。 １は入力又は出力命令時の制御線、２は制御線
１をラツチするフリツプフロツプ、３はフリツプ
フロツプ２の値でポートPmの正論理スリーステ
イト出力バツフアを制御する制御線。
図は、第１図の回路の動作を説明するための遷移
図である。 １は入力又は出力命令時の制御線、２は制御線
１をラツチするフリツプフロツプ、３はフリツプ
フロツプ２の値でポートPmの正論理スリーステ
イト出力バツフアを制御する制御線。
Claims (1)
- 入出力兼用端子に接続された入出力回路への入
出力制御信号を用いて、前記入出力兼用端子が入
力状態かそれとも出力状態かを指示する信号を前
記入出力兼用端子とは別の端子から出力できるよ
うにしたことを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981025682U JPS6111786Y2 (ja) | 1981-02-25 | 1981-02-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981025682U JPS6111786Y2 (ja) | 1981-02-25 | 1981-02-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57138350U JPS57138350U (ja) | 1982-08-30 |
| JPS6111786Y2 true JPS6111786Y2 (ja) | 1986-04-14 |
Family
ID=29823377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981025682U Expired JPS6111786Y2 (ja) | 1981-02-25 | 1981-02-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6111786Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5614398A (en) * | 1979-07-13 | 1981-02-12 | Fuji Xerox Co Ltd | Input*output device |
-
1981
- 1981-02-25 JP JP1981025682U patent/JPS6111786Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5614398A (en) * | 1979-07-13 | 1981-02-12 | Fuji Xerox Co Ltd | Input*output device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57138350U (ja) | 1982-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0219015A (ja) | 多機能フリップフロップ型回路 | |
| KR20010053365A (ko) | 디바이스간 직렬 버스 프로토콜 | |
| US5903508A (en) | Input buffer of memory device for reducing current consumption in standby mode | |
| JPS6111786Y2 (ja) | ||
| JPS62235673A (ja) | マイクロコンピユ−タ | |
| JPH0562784B2 (ja) | ||
| US5539887A (en) | Input buffer circuit for a microprocessor which prevents improper data input | |
| JP2786732B2 (ja) | シリアル・パラレル変換回路 | |
| JPH08106338A (ja) | マイクロコントローラ | |
| JP2806658B2 (ja) | 電池低電圧検出回路 | |
| JPH02130020A (ja) | 遅延回路 | |
| JPH0731284Y2 (ja) | プログラマブルコントロ−ラの入力回路 | |
| JPS582050U (ja) | 接続状態検出回路 | |
| JPS6356741A (ja) | テスト回路 | |
| JPH0422218A (ja) | 入力回路 | |
| JPS5865457U (ja) | 負荷制御回路 | |
| JPS6093120U (ja) | テ−プレコ−ダ | |
| JPS63147035U (ja) | ||
| JPS6013591U (ja) | 表示制御回路 | |
| JPH05342846A (ja) | 半導体集積回路装置 | |
| JPS6119857U (ja) | 出力ポ−ト制御回路 | |
| JPH0590697U (ja) | メモリカード装置に於ける書込みタイミング制御回路 | |
| JPH02232894A (ja) | 半導体メモリ装置 | |
| JPS59130945U (ja) | 燃焼制御装置 | |
| JPS5893046U (ja) | 半導体論理回路 |