JPH08106338A - マイクロコントローラ - Google Patents
マイクロコントローラInfo
- Publication number
- JPH08106338A JPH08106338A JP6242528A JP24252894A JPH08106338A JP H08106338 A JPH08106338 A JP H08106338A JP 6242528 A JP6242528 A JP 6242528A JP 24252894 A JP24252894 A JP 24252894A JP H08106338 A JPH08106338 A JP H08106338A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral functions
- synchronous clock
- peripheral
- supply
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 周辺機能毎に同期クロックを供給する必要が
あるかどうかをソフトウェアの介在なしに判断し、供給
する必要がない場合には同期クロックの供給を停止する
ことにより、低消費電力化を図ることを可能とするマイ
クロコントローラを提供する。 【構成】 同期クロック供給装置１内に、周辺機能６，
７に同期クロック１６，１７を供給する必要があるかど
うかをＣＰＵ４から出力されるアドレス信号５と周辺機
能６，７内の動作状態レジスタ出力信号１２，１３を用
いて判断する判断回路部２を設ける。さらに、判断回路
部２での判断によって同期クロック１６，１７を供給す
る必要がある周辺機能６，７にのみ同期クロック１６，
１７を供給する同期クロック供給部３を設ける。これに
よって同期クロック１６，１７を供給する必要がある周
辺機能６，７だけに同期クロック１６，１７を供給し、
マイクロコントローラの低消費電力化を図る。
あるかどうかをソフトウェアの介在なしに判断し、供給
する必要がない場合には同期クロックの供給を停止する
ことにより、低消費電力化を図ることを可能とするマイ
クロコントローラを提供する。 【構成】 同期クロック供給装置１内に、周辺機能６，
７に同期クロック１６，１７を供給する必要があるかど
うかをＣＰＵ４から出力されるアドレス信号５と周辺機
能６，７内の動作状態レジスタ出力信号１２，１３を用
いて判断する判断回路部２を設ける。さらに、判断回路
部２での判断によって同期クロック１６，１７を供給す
る必要がある周辺機能６，７にのみ同期クロック１６，
１７を供給する同期クロック供給部３を設ける。これに
よって同期クロック１６，１７を供給する必要がある周
辺機能６，７だけに同期クロック１６，１７を供給し、
マイクロコントローラの低消費電力化を図る。
Description
【０００１】
【産業上の利用分野】この発明は、中央演算処理装置
（以下、ＣＰＵという）と特定の機能を実現する複数の
周辺機能と中央処理装置と周辺機能が同期して動作する
ように周辺機能に対して同期クロックを供給する同期ク
ロック供給装置とで構成されたマイクロコントローラに
関するものである。
（以下、ＣＰＵという）と特定の機能を実現する複数の
周辺機能と中央処理装置と周辺機能が同期して動作する
ように周辺機能に対して同期クロックを供給する同期ク
ロック供給装置とで構成されたマイクロコントローラに
関するものである。
【０００２】
【従来の技術】従来のマイクロコントローラは、例えば
ＣＰＵとシリアル通信機能やＡＤ変換機能等の周辺機能
から構成されている場合、全ての周辺機能およびＣＰＵ
への同期クロックの供給を一か所で行っていた。このた
め、各周辺機能が動作しているしていないにかかわら
ず、常に全ての周辺機能に対して同期クロックの供給を
行っていた。
ＣＰＵとシリアル通信機能やＡＤ変換機能等の周辺機能
から構成されている場合、全ての周辺機能およびＣＰＵ
への同期クロックの供給を一か所で行っていた。このた
め、各周辺機能が動作しているしていないにかかわら
ず、常に全ての周辺機能に対して同期クロックの供給を
行っていた。
【０００３】つまり、従来例では、各周辺機能毎の同期
クロックの供給・停止の制御は行うことができず、マイ
クロコントローラの低消費電力化を図る場合、マイクロ
コントローラ内部に全ての周辺機能に対する同期クロッ
クの供給・停止を一括的に制御するレジスタを設け、ソ
フトウェアで前記レジスタを書き換えることにより同期
クロックの供給・停止の制御を行っていた。
クロックの供給・停止の制御は行うことができず、マイ
クロコントローラの低消費電力化を図る場合、マイクロ
コントローラ内部に全ての周辺機能に対する同期クロッ
クの供給・停止を一括的に制御するレジスタを設け、ソ
フトウェアで前記レジスタを書き換えることにより同期
クロックの供給・停止の制御を行っていた。
【０００４】しかし、同期クロックの供給を一か所で行
っていたため、同期クロックを停止させるとマイクロコ
ントローラ全体が停止することになるため、現在動作し
ていない一部の周辺機能だけを停止させることはできな
かった。
っていたため、同期クロックを停止させるとマイクロコ
ントローラ全体が停止することになるため、現在動作し
ていない一部の周辺機能だけを停止させることはできな
かった。
【０００５】
【発明が解決しようとする課題】このような多くの周辺
機能を集積したＬＳＩにおいては、ＬＳＩの隅々まで同
期クロックを供給する必要があるため、ＬＳＩ内部の同
期クロックの配線長が長くなり、駆動する必要があるト
ランジスタの数が増加し負荷が大きくなる問題があっ
た。このため同期クロック供給部を非常に駆動能力の高
い、消費電力の大きいトランジスタを用いて構成する必
要が生じてきた。
機能を集積したＬＳＩにおいては、ＬＳＩの隅々まで同
期クロックを供給する必要があるため、ＬＳＩ内部の同
期クロックの配線長が長くなり、駆動する必要があるト
ランジスタの数が増加し負荷が大きくなる問題があっ
た。このため同期クロック供給部を非常に駆動能力の高
い、消費電力の大きいトランジスタを用いて構成する必
要が生じてきた。
【０００６】上記のような理由により、マイクロコント
ローラの消費電力の増大を招いていた。このように、従
来のマイクロコントローラでは、一か所の同期クロック
供給源から全ての周辺機能へ常に同期クロックを供給し
ていた。このため動作させる必要がない周辺機能へも同
期クロックを供給することとなり、無駄な電力が消費さ
れていた。
ローラの消費電力の増大を招いていた。このように、従
来のマイクロコントローラでは、一か所の同期クロック
供給源から全ての周辺機能へ常に同期クロックを供給し
ていた。このため動作させる必要がない周辺機能へも同
期クロックを供給することとなり、無駄な電力が消費さ
れていた。
【０００７】この発明はこのような従来の問題を解決す
るものであり、動作する必要がない周辺機能には同期ク
ロックを供給しないようにして消費電力の低減を図るこ
とができるマイクロコントローラを提供することを目的
としている。
るものであり、動作する必要がない周辺機能には同期ク
ロックを供給しないようにして消費電力の低減を図るこ
とができるマイクロコントローラを提供することを目的
としている。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１記載のマイクロコントローラは、中央演
算処理装置と、特定の機能を実現するために設けられた
複数の周辺機能と、同期クロック供給装置とを備えてい
る。同期クロック供給装置は、複数の周辺機能がそれぞ
れ現在動作中であるか否かを判断するとともに複数の周
辺機能をそれぞれ動作させる必要があるか否かを判断す
る判断回路部と、中央演算処理装置と複数の周辺機能と
を同期させるための同期クロックを複数の周辺機能に個
別に供給する同期クロック供給部とを有している。そし
て、同期クロック供給部は、判断回路部の判断結果に基
づき、複数の周辺機能の各々が現在動作中であるときは
複数の周辺機能の各々へ同期クロックを供給し、複数の
周辺機能の各々が現在動作中でないときは複数の周辺機
能の各々への同期クロックの供給を停止し、複数の周辺
機能の各々を動作させる必要があるときは複数の周辺機
能の各々へ同期クロックを供給するようにしている。
めに、請求項１記載のマイクロコントローラは、中央演
算処理装置と、特定の機能を実現するために設けられた
複数の周辺機能と、同期クロック供給装置とを備えてい
る。同期クロック供給装置は、複数の周辺機能がそれぞ
れ現在動作中であるか否かを判断するとともに複数の周
辺機能をそれぞれ動作させる必要があるか否かを判断す
る判断回路部と、中央演算処理装置と複数の周辺機能と
を同期させるための同期クロックを複数の周辺機能に個
別に供給する同期クロック供給部とを有している。そし
て、同期クロック供給部は、判断回路部の判断結果に基
づき、複数の周辺機能の各々が現在動作中であるときは
複数の周辺機能の各々へ同期クロックを供給し、複数の
周辺機能の各々が現在動作中でないときは複数の周辺機
能の各々への同期クロックの供給を停止し、複数の周辺
機能の各々を動作させる必要があるときは複数の周辺機
能の各々へ同期クロックを供給するようにしている。
【０００９】請求項２記載のマイクロコントローラは、
請求項１のマイクロコントローラにおいて、複数の周辺
機能の各々の制御用レジスタ群に複数の周辺機能の各々
が現在動作中か否かを示す動作状態レジスタを設け、動
作状態レジスタの値をもとに判断回路部が複数の周辺機
能の各々が現在動作中か否かを判断するとともに、制御
用レジスタ群に対してアクセス中であるかどうかを示す
中央演算処理装置から出力されるアドレス信号をもとに
判断回路部が複数の周辺機能の各々を動作させるか否か
を判断するようにしている。
請求項１のマイクロコントローラにおいて、複数の周辺
機能の各々の制御用レジスタ群に複数の周辺機能の各々
が現在動作中か否かを示す動作状態レジスタを設け、動
作状態レジスタの値をもとに判断回路部が複数の周辺機
能の各々が現在動作中か否かを判断するとともに、制御
用レジスタ群に対してアクセス中であるかどうかを示す
中央演算処理装置から出力されるアドレス信号をもとに
判断回路部が複数の周辺機能の各々を動作させるか否か
を判断するようにしている。
【００１０】
【作用】このような構成をとることによって、ソフトウ
ェアの介在なしに同期クロックを供給する必要がある周
辺機能についてのみ同期クロックを供給し、同期クロッ
クを供給する必要がない周辺機能については同期クロッ
クを供給しないように、周辺機能毎に同期クロックの供
給の制御を個別に行うことが可能となり、低消費電力化
を図ることが可能となる。
ェアの介在なしに同期クロックを供給する必要がある周
辺機能についてのみ同期クロックを供給し、同期クロッ
クを供給する必要がない周辺機能については同期クロッ
クを供給しないように、周辺機能毎に同期クロックの供
給の制御を個別に行うことが可能となり、低消費電力化
を図ることが可能となる。
【００１１】この際、周辺機能に対する同期クロックの
供給の必要性の判断は、対象とする周辺機能を動作させ
る必要があるかないかを周辺機能内の制御用レジスタ群
の動作状態レジスタの値と制御用レジスタ群へアクセス
中かどうかを示すアドレス信号とに基づいて行う。
供給の必要性の判断は、対象とする周辺機能を動作させ
る必要があるかないかを周辺機能内の制御用レジスタ群
の動作状態レジスタの値と制御用レジスタ群へアクセス
中かどうかを示すアドレス信号とに基づいて行う。
【００１２】
【実施例】以下、この発明の一実施例のマイクロコント
ローラについて図面を参照しながら説明する。図１はこ
の発明の一実施例のマイクロコントローラの基本的な構
成を示す図である。マイクロコントローラは、ＣＰＵ４
と特定の機能を実現するために設けられた複数の周辺機
能６，７と同期クロック供給装置１とで構成される。
ローラについて図面を参照しながら説明する。図１はこ
の発明の一実施例のマイクロコントローラの基本的な構
成を示す図である。マイクロコントローラは、ＣＰＵ４
と特定の機能を実現するために設けられた複数の周辺機
能６，７と同期クロック供給装置１とで構成される。
【００１３】同期クロック供給装置１は、同期クロック
の供給・停止の判断手段を提供する判断回路部２と、各
周辺機能６，７へ同期クロックを供給する同期クロック
供給部３とから構成される。判断回路部２には、判断を
行うための入力信号として、ＣＰＵ４から出力されるア
ドレス信号５が入力されている。さらに判断の対象とな
る周辺機能６，７内に設けられた制御用レジスタ群８，
９にはそれぞれの周辺機能毎に現在動作中であるか停止
中であるかを示す動作状態レジスタ１０，１１が備えら
れている。また制御用レジスタ群８，９には周辺機能
６，７を動作させるための動作制御レジスタ１６，２４
が備えられており、これらのレジスタにはそれぞれ固有
のアドレスが与えられ、データの書き込み・読み出しを
行うためのデータ線（図示せず）が接続されている。
の供給・停止の判断手段を提供する判断回路部２と、各
周辺機能６，７へ同期クロックを供給する同期クロック
供給部３とから構成される。判断回路部２には、判断を
行うための入力信号として、ＣＰＵ４から出力されるア
ドレス信号５が入力されている。さらに判断の対象とな
る周辺機能６，７内に設けられた制御用レジスタ群８，
９にはそれぞれの周辺機能毎に現在動作中であるか停止
中であるかを示す動作状態レジスタ１０，１１が備えら
れている。また制御用レジスタ群８，９には周辺機能
６，７を動作させるための動作制御レジスタ１６，２４
が備えられており、これらのレジスタにはそれぞれ固有
のアドレスが与えられ、データの書き込み・読み出しを
行うためのデータ線（図示せず）が接続されている。
【００１４】また、動作状態レジスタ１０，１１のレジ
スタ出力信号１２，１３は判断回路部２に入力されてい
る。判断回路部２では、各周辺機能６，７に対して同期
クロックの供給・停止を制御するための制御信号１４，
１５を出力する。同期クロック供給部３は、前記制御信
号１４，１５と同期クロック源信号２１から、同期クロ
ックの供給・停止の制御を行った第１の同期クロック１
７と第２の同期クロック１８をそれぞれの周辺機能６，
７へ供給する。なお、同期クロック源信号２１はＣＰＵ
４にも当然与えられる。
スタ出力信号１２，１３は判断回路部２に入力されてい
る。判断回路部２では、各周辺機能６，７に対して同期
クロックの供給・停止を制御するための制御信号１４，
１５を出力する。同期クロック供給部３は、前記制御信
号１４，１５と同期クロック源信号２１から、同期クロ
ックの供給・停止の制御を行った第１の同期クロック１
７と第２の同期クロック１８をそれぞれの周辺機能６，
７へ供給する。なお、同期クロック源信号２１はＣＰＵ
４にも当然与えられる。
【００１５】一例として、現在周辺機能６内の動作状態
レジスタ１０のレジスタ出力信号１２が停止の状態を示
しており、周辺機能６の制御用レジスタ群８内の動作制
御レジスタ１６にアドレスの１００番地が割り当てられ
た場合の判断回路部２の判断方法について説明する。判
断回路部２には、ＣＰＵ４から出力されるアドレス信号
５が入力されている。動作制御レジスタ１６へのアクセ
スが発生したときのアクセスサイクルのタイミングを図
２に示す。横軸は時間であり、図示した通り上からアド
レス信号５、データ、第１の同期クロック１７、動作状
態レジスタ１０のレジスタ出力信号１２を示す。
レジスタ１０のレジスタ出力信号１２が停止の状態を示
しており、周辺機能６の制御用レジスタ群８内の動作制
御レジスタ１６にアドレスの１００番地が割り当てられ
た場合の判断回路部２の判断方法について説明する。判
断回路部２には、ＣＰＵ４から出力されるアドレス信号
５が入力されている。動作制御レジスタ１６へのアクセ
スが発生したときのアクセスサイクルのタイミングを図
２に示す。横軸は時間であり、図示した通り上からアド
レス信号５、データ、第１の同期クロック１７、動作状
態レジスタ１０のレジスタ出力信号１２を示す。
【００１６】アドレス信号５に１００番地が出力される
と、判断回路部２は周辺機能６の制御用レジスタ群８内
の動作制御レジスタ１６へアクセスが発生したと認識す
る。さらに判断回路部２では、周辺機能６の制御用レジ
スタ群８内の動作制御レジスタ１６へのアクセスを行う
ために、周辺機能６への同期クロックの供給を開始する
判断を行い、制御信号１４を有効状態にし、ＣＰＵ４と
周辺機能６とのアクセスタイミングの同期をとるための
第１の同期クロック１７を供給する。
と、判断回路部２は周辺機能６の制御用レジスタ群８内
の動作制御レジスタ１６へアクセスが発生したと認識す
る。さらに判断回路部２では、周辺機能６の制御用レジ
スタ群８内の動作制御レジスタ１６へのアクセスを行う
ために、周辺機能６への同期クロックの供給を開始する
判断を行い、制御信号１４を有効状態にし、ＣＰＵ４と
周辺機能６とのアクセスタイミングの同期をとるための
第１の同期クロック１７を供給する。
【００１７】これによって実際にデータの読み出し・書
き込みを行う動作制御レジスタ１６のアクセスサイクル
の後半から、アクセスを行うための第１の同期クロック
１７を同期クロック供給部３から供給する。また、この
動作制御レジスタ１６へのアクセスによって動作状態レ
ジスタ１０が変化せず、レジスタ出力信号１２が停止中
を示したままであり、アドレス信号５も１００番地を示
していなければ、図３に示すように動作制御レジスタ１
６へのアクセス終了後、周辺機能６を動作させる必要が
なくなったと判断し、周辺機能６への第１の同期クロッ
ク１７の供給を停止するために制御信号１４を無効状態
にする。
き込みを行う動作制御レジスタ１６のアクセスサイクル
の後半から、アクセスを行うための第１の同期クロック
１７を同期クロック供給部３から供給する。また、この
動作制御レジスタ１６へのアクセスによって動作状態レ
ジスタ１０が変化せず、レジスタ出力信号１２が停止中
を示したままであり、アドレス信号５も１００番地を示
していなければ、図３に示すように動作制御レジスタ１
６へのアクセス終了後、周辺機能６を動作させる必要が
なくなったと判断し、周辺機能６への第１の同期クロッ
ク１７の供給を停止するために制御信号１４を無効状態
にする。
【００１８】一方、図４に示すように動作制御レジスタ
１６へのアクセスによって周辺機能６が動作を開始し、
動作状態レジスタ１０が変化し、動作状態レジスタ１０
のレジスタ出力信号１２が動作中を示す論理値を出力す
ると、引き続き第１の同期クロック１７を供給する必要
があると判断し、以後も第１の同期クロック１７を供給
するために制御信号１４を有効状態にする。
１６へのアクセスによって周辺機能６が動作を開始し、
動作状態レジスタ１０が変化し、動作状態レジスタ１０
のレジスタ出力信号１２が動作中を示す論理値を出力す
ると、引き続き第１の同期クロック１７を供給する必要
があると判断し、以後も第１の同期クロック１７を供給
するために制御信号１４を有効状態にする。
【００１９】つぎに、現在周辺機能６の制御用レジスタ
群８内の動作状態レジスタ１０のレジスタ出力信号１２
が動作中の状態を示している場合について説明する。判
断回路部２では、図５に示すように動作状態レジスタ１
０のレジスタ出力信号１２が動作中を示しているので、
引き続き第１の同期クロック１７を供給するために制御
信号１４を有効状態にする。また、ＣＰＵ４からアドレ
ス信号５に１００番地が出力され、周辺機能６の制御用
レジスタ群８内の動作制御レジスタ１６へアクセスが発
生し、この動作制御レジスタ１６へのアクセスによって
周辺機能６の動作が停止したとする。この場合、動作状
態レジスタ１０が変化し、動作状態レジスタ１０のレジ
スタ出力信号１２が停止中を示す論理値に変化する。こ
れを受けて、判断回路部２は第１の同期クロック１７を
供給する必要が無くなったと判断し、同期クロックを供
給するための制御信号を無効状態にする。
群８内の動作状態レジスタ１０のレジスタ出力信号１２
が動作中の状態を示している場合について説明する。判
断回路部２では、図５に示すように動作状態レジスタ１
０のレジスタ出力信号１２が動作中を示しているので、
引き続き第１の同期クロック１７を供給するために制御
信号１４を有効状態にする。また、ＣＰＵ４からアドレ
ス信号５に１００番地が出力され、周辺機能６の制御用
レジスタ群８内の動作制御レジスタ１６へアクセスが発
生し、この動作制御レジスタ１６へのアクセスによって
周辺機能６の動作が停止したとする。この場合、動作状
態レジスタ１０が変化し、動作状態レジスタ１０のレジ
スタ出力信号１２が停止中を示す論理値に変化する。こ
れを受けて、判断回路部２は第１の同期クロック１７を
供給する必要が無くなったと判断し、同期クロックを供
給するための制御信号を無効状態にする。
【００２０】また、図６に示すように、周辺機能６自体
の動作終了（一例としてシリアルインターフェース機能
における転送終了や、アナログ−デジタル変換機能にお
ける変換終了等）によって動作状態レジスタ１０が変化
し、動作状態レジスタ１０のレジスタ出力信号１２が停
止中を示す論理値に変化すると、判断回路部２は同期ク
ロックを供給する必要が無くなったと判断し、同期クロ
ックを供給するための制御信号１４を無効状態にする。
の動作終了（一例としてシリアルインターフェース機能
における転送終了や、アナログ−デジタル変換機能にお
ける変換終了等）によって動作状態レジスタ１０が変化
し、動作状態レジスタ１０のレジスタ出力信号１２が停
止中を示す論理値に変化すると、判断回路部２は同期ク
ロックを供給する必要が無くなったと判断し、同期クロ
ックを供給するための制御信号１４を無効状態にする。
【００２１】周辺機能７についても上記と同様の制御を
行い、判断回路部２はどの周辺機能に同期クロックを供
給するのか、また停止するのかの判断を行う。その判断
結果は周辺機能６，７毎に設けた制御信号１４，１５と
して出力され、同期クロック信号源１９とともに同期ク
ロック供給部３へ入力される。図７はこの実施例の同期
クロック供給部３の構成図である。判断回路部２からの
制御信号１４，１５の論理値によって、それぞれの対象
となる周辺機能６，７に第１および第２の同期クロック
１７，１８の供給・停止を個別に制御する。
行い、判断回路部２はどの周辺機能に同期クロックを供
給するのか、また停止するのかの判断を行う。その判断
結果は周辺機能６，７毎に設けた制御信号１４，１５と
して出力され、同期クロック信号源１９とともに同期ク
ロック供給部３へ入力される。図７はこの実施例の同期
クロック供給部３の構成図である。判断回路部２からの
制御信号１４，１５の論理値によって、それぞれの対象
となる周辺機能６，７に第１および第２の同期クロック
１７，１８の供給・停止を個別に制御する。
【００２２】一例として図７に示すように、判断回路部
２からの制御信号１４，１５が論理値１の時に第１およ
び第２の同期クロック１７，１８を供給する場合、制御
信号１４，１５はそれぞれＡＮＤゲート１９，２０に同
期クロック源信号２１とともに入力される。さらにＡＮ
Ｄゲート１９，２０の出力は、各周辺機能６，７への同
期クロックの配線長や駆動トランジスタ数等の負荷に応
じた駆動能力を持つトランジスタで構成されるバッファ
２２，２３に接続されており、バッファ２２，２３の出
力が各周辺機能６，７に第１の同期クロック１７および
第２の同期クロック１８として供給される。
２からの制御信号１４，１５が論理値１の時に第１およ
び第２の同期クロック１７，１８を供給する場合、制御
信号１４，１５はそれぞれＡＮＤゲート１９，２０に同
期クロック源信号２１とともに入力される。さらにＡＮ
Ｄゲート１９，２０の出力は、各周辺機能６，７への同
期クロックの配線長や駆動トランジスタ数等の負荷に応
じた駆動能力を持つトランジスタで構成されるバッファ
２２，２３に接続されており、バッファ２２，２３の出
力が各周辺機能６，７に第１の同期クロック１７および
第２の同期クロック１８として供給される。
【００２３】従来一か所の大きな駆動能力を持った同期
クロック供給用バッファから供給していた同期クロック
の供給を、上記の例のようにそれぞれ周辺機能の同期ク
ロックの配線長や駆動するトランジスタ数等の負荷に応
じた駆動能力を持つ２つのバッファから供給を行う。さ
らにソフトウェアの介在なしに２つの周辺機能６，７へ
の第１および第２の同期クロック１７，１８の供給・停
止を個々に制御することによって、同期クロック１７，
１８を供給する必要がない周辺機能６，７には供給を停
止し、同期クロック供給用のバッファ２２，２３を動作
させないことが可能となる。
クロック供給用バッファから供給していた同期クロック
の供給を、上記の例のようにそれぞれ周辺機能の同期ク
ロックの配線長や駆動するトランジスタ数等の負荷に応
じた駆動能力を持つ２つのバッファから供給を行う。さ
らにソフトウェアの介在なしに２つの周辺機能６，７へ
の第１および第２の同期クロック１７，１８の供給・停
止を個々に制御することによって、同期クロック１７，
１８を供給する必要がない周辺機能６，７には供給を停
止し、同期クロック供給用のバッファ２２，２３を動作
させないことが可能となる。
【００２４】
【発明の効果】この発明のマイクロコントローラによれ
ば、同期クロック供給装置内で、動作させる必要がない
周辺機能をＣＰＵから出力されるアドレス信号と各周辺
機能内の動作状態レジスタの出力信号とによって判断
し、動作させる必要がない周辺機能には同期クロックの
供給を停止しているので、同期クロック供給部で消費し
ていた電力を削減することができ、低消費電力化を図る
ことができる。
ば、同期クロック供給装置内で、動作させる必要がない
周辺機能をＣＰＵから出力されるアドレス信号と各周辺
機能内の動作状態レジスタの出力信号とによって判断
し、動作させる必要がない周辺機能には同期クロックの
供給を停止しているので、同期クロック供給部で消費し
ていた電力を削減することができ、低消費電力化を図る
ことができる。
【図１】この発明の一実施例のマイクロコントローラの
基本的な構成を示すブロック図である。
基本的な構成を示すブロック図である。
【図２】図１のマイクロコントローラにおいて、同期ク
ロック停止状態からの動作制御レジスタへのアクセスタ
イミングと第１の同期クロックの供給タイミングを示す
タイムチャートである。
ロック停止状態からの動作制御レジスタへのアクセスタ
イミングと第１の同期クロックの供給タイミングを示す
タイムチャートである。
【図３】図１のマイクロコントローラにおいて、同期ク
ロック停止状態からの動作制御レジスタへのアクセスに
よって動作状態レジスタが変化しなかった時の第１の同
期クロックの供給タイミングを示すタイムチャートであ
る。
ロック停止状態からの動作制御レジスタへのアクセスに
よって動作状態レジスタが変化しなかった時の第１の同
期クロックの供給タイミングを示すタイムチャートであ
る。
【図４】図１のマイクロコントローラにおいて、同期ク
ロック停止状態からの動作制御レジスタへのアクセスに
よって動作状態レジスタが変化した時の第１の同期クロ
ックの供給タイミングを示すタイムチャートである。
ロック停止状態からの動作制御レジスタへのアクセスに
よって動作状態レジスタが変化した時の第１の同期クロ
ックの供給タイミングを示すタイムチャートである。
【図５】図１のマイクロコントローラにおいて、同期ク
ロック供給状態からの動作制御レジスタへのアクセスに
よって動作状態レジスタが変化した時の第１の同期クロ
ックの供給タイミングを示すタイムチャートである。
ロック供給状態からの動作制御レジスタへのアクセスに
よって動作状態レジスタが変化した時の第１の同期クロ
ックの供給タイミングを示すタイムチャートである。
【図６】図１のマイクロコントローラにおいて、同期ク
ロック供給状態からの周辺機能自体の動作終了によって
動作状態レジスタが変化した時の第１の同期クロックの
供給タイミングを示すタイムチャートである。
ロック供給状態からの周辺機能自体の動作終了によって
動作状態レジスタが変化した時の第１の同期クロックの
供給タイミングを示すタイムチャートである。
【図７】同期クロック供給装置内の同期クロック供給部
の構成を示す回路図である。
の構成を示す回路図である。
１ 同期クロック供給装置 ２ 判断回路部 ３ 同期クロック供給部 ４ ＣＰＵ ５ アドレス信号 ６，７ 周辺機能 ８，９ 制御用レジスタ群 １０，１１ 動作状態レジスタ １２，１３ レジスタ出力信号 １４，１５ 制御信号 ２１ 同期クロック源信号
Claims (2)
- 【請求項１】 中央演算処理装置と、特定の機能を実現
するために設けられた複数の周辺機能と、同期クロック
供給装置とを備え、 前記同期クロック供給装置は、前記複数の周辺機能がそ
れぞれ現在動作中であるか否かを判断するとともに前記
複数の周辺機能をそれぞれ動作させる必要があるか否か
を判断する判断回路部と、前記中央演算処理装置と前記
複数の周辺機能とを同期させるための同期クロックを前
記複数の周辺機能に個別に供給する同期クロック供給部
とを有し、 前記同期クロック供給部は、前記判断回路部の判断結果
に基づき、前記複数の周辺機能の各々が現在動作中であ
るときは前記複数の周辺機能の各々へ前記同期クロック
を供給し、前記複数の周辺機能の各々が現在動作中でな
いときは前記複数の周辺機能の各々への前記同期クロッ
クの供給を停止し、前記複数の周辺機能の各々を動作さ
せる必要があるときは前記複数の周辺機能の各々へ前記
同期クロックを供給するようにしたマイクロコントロー
ラ。 - 【請求項２】 複数の周辺機能の各々の制御用レジスタ
群に前記複数の周辺機能の各々が現在動作中か否かを示
す動作状態レジスタを設け、前記動作状態レジスタの値
をもとに判断回路部が前記複数の周辺機能の各々が現在
動作中か否かを判断するとともに、前記制御用レジスタ
群に対してアクセス中であるかどうかを示す中央演算処
理装置から出力されるアドレス信号をもとに前記判断回
路部が前記複数の周辺機能の各々を動作させるか否かを
判断するようにした請求項１記載のマイクロコントロー
ラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6242528A JPH08106338A (ja) | 1994-10-06 | 1994-10-06 | マイクロコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6242528A JPH08106338A (ja) | 1994-10-06 | 1994-10-06 | マイクロコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08106338A true JPH08106338A (ja) | 1996-04-23 |
Family
ID=17090460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6242528A Pending JPH08106338A (ja) | 1994-10-06 | 1994-10-06 | マイクロコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08106338A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0855639A1 (en) * | 1996-12-27 | 1998-07-29 | Pacific Communication Sciences, Inc. | Gated-clock registers for low-power circuitry |
| US7405561B2 (en) | 2002-09-18 | 2008-07-29 | Samsung Electronics Co., Ltd. | Reduced power sensing apparatus having fluxgate and control method thereof |
-
1994
- 1994-10-06 JP JP6242528A patent/JPH08106338A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0855639A1 (en) * | 1996-12-27 | 1998-07-29 | Pacific Communication Sciences, Inc. | Gated-clock registers for low-power circuitry |
| US7405561B2 (en) | 2002-09-18 | 2008-07-29 | Samsung Electronics Co., Ltd. | Reduced power sensing apparatus having fluxgate and control method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5339395A (en) | Interface circuit for interfacing a peripheral device with a microprocessor operating in either a synchronous or an asynchronous mode | |
| EP1286248B1 (en) | Semiconductor device with hardware mechanism for proper clock control | |
| US5630145A (en) | Method and apparatus for reducing power consumption according to bus activity as determined by bus access times | |
| US20050198418A1 (en) | Multilayer system and clock control method | |
| JPH0821011B2 (ja) | バス拡張制御方式 | |
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| JP3601872B2 (ja) | データ処理装置およびそのオペレーション方法 | |
| US5428765A (en) | Method and apparatus for disabling and restarting clocks | |
| US6504854B1 (en) | Multiple frequency communications | |
| JP2002518729A (ja) | 異なるクロックレートで動作する装置を接続するインターフェイス装置及びインターフェイスの動作方法 | |
| JPH11265920A (ja) | 高速テスト機能を備えた高速ａｓｉｃ及びこれを用いたテスト方法 | |
| US20020003574A1 (en) | Image processing system, and semiconductor device and digital still camera apparatus using image processing system | |
| EP0208287B1 (en) | Direct memory access controller | |
| JPH08106338A (ja) | マイクロコントローラ | |
| JPH11232214A (ja) | 情報処理装置用プロセッサおよびその制御方法 | |
| JP3942074B2 (ja) | データ入出力装置、メモリ・システム、データ入出力回路およびデータ入出力方法 | |
| JP3061106B2 (ja) | バスブリッジおよびそれを備えた計算機システム | |
| US20030088724A1 (en) | Asynchronous bus interface apparatus | |
| JPH09190238A (ja) | 節電クロッキング・システム | |
| JP4838458B2 (ja) | 半導体装置 | |
| JPH10198524A (ja) | ハードディスク制御装置 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JPH0542525Y2 (ja) | ||
| JP3548943B2 (ja) | 割り込み制御方法 |