JPH0759173A - リセット制御方式 - Google Patents
リセット制御方式Info
- Publication number
- JPH0759173A JPH0759173A JP20216893A JP20216893A JPH0759173A JP H0759173 A JPH0759173 A JP H0759173A JP 20216893 A JP20216893 A JP 20216893A JP 20216893 A JP20216893 A JP 20216893A JP H0759173 A JPH0759173 A JP H0759173A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- circuit
- reset signal
- resetting
- target circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】
【目的】このリセット制御方式を適用するシステムの機
能を多様化すると共に、システムの障害時に障害個所を
早期に発見させる。 【構成】このリセット制御方式は、予め順序づけられた
機器番号を各々が持つ被リセット回路４１，４２…４９
をリセットするリセット信号を生成するリセット信号生
成回路１と、被リセット回路４１，４２…４９のリセッ
トを行う機器番号の範囲を設定するスイッチ回路３１
と、機器番号の範囲の設定に基づいて被リセット回路４
１，４２…４９へのリセット信号の分配の制御を行うリ
セット制御回路２とを有している。
能を多様化すると共に、システムの障害時に障害個所を
早期に発見させる。 【構成】このリセット制御方式は、予め順序づけられた
機器番号を各々が持つ被リセット回路４１，４２…４９
をリセットするリセット信号を生成するリセット信号生
成回路１と、被リセット回路４１，４２…４９のリセッ
トを行う機器番号の範囲を設定するスイッチ回路３１
と、機器番号の範囲の設定に基づいて被リセット回路４
１，４２…４９へのリセット信号の分配の制御を行うリ
セット制御回路２とを有している。
Description
【０００１】
【産業上の利用分野】本発明はリセット制御方式に関
し、特に論理回路のリセット制御方式に関する。
し、特に論理回路のリセット制御方式に関する。
【０００２】
【従来の技術】従来のリセット制御方式は、図４に示す
ように、論理回路の電源投入時の遅延信号あるいは、外
部よりの入力信号及び内部のタイミング回路の出力信号
を用いるリセット信号生成回路１と、リセット信号生成
回路１の出力であるリセット信号を使用して、論理回路
で構成された被リセット回路４１，４２…４９を一括し
てリセット制御する構成であった。
ように、論理回路の電源投入時の遅延信号あるいは、外
部よりの入力信号及び内部のタイミング回路の出力信号
を用いるリセット信号生成回路１と、リセット信号生成
回路１の出力であるリセット信号を使用して、論理回路
で構成された被リセット回路４１，４２…４９を一括し
てリセット制御する構成であった。
【０００３】
【発明が解決しようとする課題】この従来のリセット制
御方式では、論理回路で構成された複数の被リセット回
路のリセット制御を一括して行なうため、複数の被リセ
ット回路のリセット範囲は固定化されており、例えば、
複数の被リセット回路内の論理回路の回路機能を変更し
たり、回路機能の一部のみをリセット状態のままに保持
すると云う機能拡張性ができないと云う問題点があっ
た。
御方式では、論理回路で構成された複数の被リセット回
路のリセット制御を一括して行なうため、複数の被リセ
ット回路のリセット範囲は固定化されており、例えば、
複数の被リセット回路内の論理回路の回路機能を変更し
たり、回路機能の一部のみをリセット状態のままに保持
すると云う機能拡張性ができないと云う問題点があっ
た。
【０００４】
【課題を解決するための手段】本発明のリセット制御方
式は、複数の被リセット回路をリセットするリセット信
号を生成するリセット信号生成手段と、前記複数の被リ
セット回路のリセットを限定する為のリセット限定デー
タを発生するリセット限定手段と、前記リセット限定デ
ータを基に前記複数の被リセット回路への前記リセット
信号の分配の制御を行うリセット制御手段とを備えてい
る。
式は、複数の被リセット回路をリセットするリセット信
号を生成するリセット信号生成手段と、前記複数の被リ
セット回路のリセットを限定する為のリセット限定デー
タを発生するリセット限定手段と、前記リセット限定デ
ータを基に前記複数の被リセット回路への前記リセット
信号の分配の制御を行うリセット制御手段とを備えてい
る。
【０００５】または、本発明のリセット制御方式は、予
め順序づけられた機器番号を各々が持つ複数の被リセッ
ト回路をリセットするリセット信号を生成するリセット
信号生成回路と、前記複数の被リセット回路のリセット
を行う前記機器番号の範囲を設定するスイッチ回路と、
前記機器番号の範囲の設定に基づいて前記複数の被リセ
ット回路への前記リセット信号の分配の制御を行う第１
のリセット制御回路とを有している。
め順序づけられた機器番号を各々が持つ複数の被リセッ
ト回路をリセットするリセット信号を生成するリセット
信号生成回路と、前記複数の被リセット回路のリセット
を行う前記機器番号の範囲を設定するスイッチ回路と、
前記機器番号の範囲の設定に基づいて前記複数の被リセ
ット回路への前記リセット信号の分配の制御を行う第１
のリセット制御回路とを有している。
【０００６】または、本発明のリセット制御方式は、予
め順序づけられた機器番号を各々が持つ複数の被リセッ
ト回路をリセットするリセット信号を生成するリセット
信号生成回路と、前記複数の被リセット回路のリセット
を限定する予め定められた複数の限定パターンデータの
一つを上位装置から受信して記憶する第１の記憶回路
と、この第１の記憶回路から前記限定パターンデータを
読出し前記限定パターンデータに基づいて前記リセット
信号の分配の制御を行う第２のリセット制御回路とを有
している。
め順序づけられた機器番号を各々が持つ複数の被リセッ
ト回路をリセットするリセット信号を生成するリセット
信号生成回路と、前記複数の被リセット回路のリセット
を限定する予め定められた複数の限定パターンデータの
一つを上位装置から受信して記憶する第１の記憶回路
と、この第１の記憶回路から前記限定パターンデータを
読出し前記限定パターンデータに基づいて前記リセット
信号の分配の制御を行う第２のリセット制御回路とを有
している。
【０００７】または、本発明のリセット制御方式は、予
め順序づけられた機器番号を各々が持つ複数の被リセッ
ト回路をリセットするリセット信号を生成するリセット
信号生成回路と、通信回線にインタフェースし前記通信
回線を介して前記複数の被リセット回路の内リセットを
行うデータを受信して記憶する第２の記憶回路と、この
第２の記憶回路から前記データを読出して前記データに
基づいて前記リセット信号の分配の制御を行う第３のリ
セット制御回路とを有している。
め順序づけられた機器番号を各々が持つ複数の被リセッ
ト回路をリセットするリセット信号を生成するリセット
信号生成回路と、通信回線にインタフェースし前記通信
回線を介して前記複数の被リセット回路の内リセットを
行うデータを受信して記憶する第２の記憶回路と、この
第２の記憶回路から前記データを読出して前記データに
基づいて前記リセット信号の分配の制御を行う第３のリ
セット制御回路とを有している。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の第１の実施例を示すブロッ
ク図である。
ク図である。
【００１０】図１において、本第１の実施例は、各々が
独立の回路機能を持ち且つ予め順序づけられた機器番号
を持った被リセット回路４１，４２…４９と、この被リ
セット回路４１，４２…４９に対するリセット信号を生
成するリセット信号生成回路１と、被リセット回路４
１，４２…４９の内のリセットを行う被リセット回路の
範囲を設定するスイッチ回路３１と、このスイッチ回路
３１からのリセット範囲設定信号によって設定された範
囲の被リセット回路へリセット信号を送出するリセット
制御回路２とを有している。
独立の回路機能を持ち且つ予め順序づけられた機器番号
を持った被リセット回路４１，４２…４９と、この被リ
セット回路４１，４２…４９に対するリセット信号を生
成するリセット信号生成回路１と、被リセット回路４
１，４２…４９の内のリセットを行う被リセット回路の
範囲を設定するスイッチ回路３１と、このスイッチ回路
３１からのリセット範囲設定信号によって設定された範
囲の被リセット回路へリセット信号を送出するリセット
制御回路２とを有している。
【００１１】次に、本第１の実施例の動作について説明
する。
する。
【００１２】リセット生成回路１は電源投入時の内部の
タイミング回路から、あるいは、外部からの入力信号を
基にリセット信号を発生する。
タイミング回路から、あるいは、外部からの入力信号を
基にリセット信号を発生する。
【００１３】被リセット回路４１，４２…４９の内、予
め順序づけられた番号の最初から例えば７番までをリセ
ットする場合に、スイッチ回路３１を“７”にセットす
ると、“７”に対するリセット範囲設定信号が送出され
る。
め順序づけられた番号の最初から例えば７番までをリセ
ットする場合に、スイッチ回路３１を“７”にセットす
ると、“７”に対するリセット範囲設定信号が送出され
る。
【００１４】リセット制御回路２はリセット信号を受信
するとリセット範囲設定信号で設定された範囲の被リセ
ット回路へリセット信号を送出してリセットさせる。
するとリセット範囲設定信号で設定された範囲の被リセ
ット回路へリセット信号を送出してリセットさせる。
【００１５】図２は本発明の第２の実施例を示すブロッ
ク図である。
ク図である。
【００１６】図２において、本第２の実施例は図１に示
す第１の実施例と同一構成要件には同一番号が付与され
てあり、異なる点は上位装置（図示省略）からの信号を
バス５１を介して受信して記憶する記憶回路３２と、記
憶回路３２の内容を読み出し、その内容に基づいて被リ
セット回路４１，４２…４９へリセット信号を送出する
リセット制御回路２ａとを有している。
す第１の実施例と同一構成要件には同一番号が付与され
てあり、異なる点は上位装置（図示省略）からの信号を
バス５１を介して受信して記憶する記憶回路３２と、記
憶回路３２の内容を読み出し、その内容に基づいて被リ
セット回路４１，４２…４９へリセット信号を送出する
リセット制御回路２ａとを有している。
【００１７】次に、本第２の実施例の動作について説明
する。
する。
【００１８】本第２の実施例を使用するシステムにおい
ては、被リセット回路４１，４２…４９をリセットする
仕方に複数のパターンが予め定められていて、上位装置
からバス５１を介して記憶回路３２へパターン番号が送
られ、記憶回路３２はそのパターン番号を記憶する。
ては、被リセット回路４１，４２…４９をリセットする
仕方に複数のパターンが予め定められていて、上位装置
からバス５１を介して記憶回路３２へパターン番号が送
られ、記憶回路３２はそのパターン番号を記憶する。
【００１９】リセット制御回路２ａはリセット信号を受
信すると、記憶回路３２からパターン番号を読出し、読
出したパターン番号に従って被リセット回路４１，４２
…４９の全体又は一部分をリセットする。
信すると、記憶回路３２からパターン番号を読出し、読
出したパターン番号に従って被リセット回路４１，４２
…４９の全体又は一部分をリセットする。
【００２０】パターンの一例としては、“パターン番号
１”は被リセット回路の奇数の機器番号をリセットす
る。“パターン番号２”は被リセット回路の偶数の機器
番号をリセットする。“パターン番号３”は予め定めら
れた被リセット回路以外をリセットする。
１”は被リセット回路の奇数の機器番号をリセットす
る。“パターン番号２”は被リセット回路の偶数の機器
番号をリセットする。“パターン番号３”は予め定めら
れた被リセット回路以外をリセットする。
【００２１】図３は本発明の第３の実施例を示すブロッ
ク図である。
ク図である。
【００２２】図３において、本第３の実施例は図１に示
す第１の実施例と同一構成要件には同一番号が付与され
てあり、異なる点は通信回線５２にインタフェースして
通信回線５２からのデータを受信し記憶する受信・記憶
回路３３と、受信・記憶回路３３の内容を読み出し、そ
の内容に基づいて被リセット回路４１，４２…４９へリ
セット信号を送出するリセット制御回路２ｂとを有して
いる。
す第１の実施例と同一構成要件には同一番号が付与され
てあり、異なる点は通信回線５２にインタフェースして
通信回線５２からのデータを受信し記憶する受信・記憶
回路３３と、受信・記憶回路３３の内容を読み出し、そ
の内容に基づいて被リセット回路４１，４２…４９へリ
セット信号を送出するリセット制御回路２ｂとを有して
いる。
【００２３】次に、本第３の実施例の動作について説明
する。
する。
【００２４】本第３の実施例の場合は、通信回線５２を
介し遠隔操作によって被リセット回路４１，４２…４９
の全体又は一部をリセットする。受信・記憶回路３３は
通信回線５２を介して送信されてきたデータを記憶す
る。この場合、データとしては、リセットしたい被リセ
ット回路の機器番号が予め定められたフォーマットで送
信されて来る。
介し遠隔操作によって被リセット回路４１，４２…４９
の全体又は一部をリセットする。受信・記憶回路３３は
通信回線５２を介して送信されてきたデータを記憶す
る。この場合、データとしては、リセットしたい被リセ
ット回路の機器番号が予め定められたフォーマットで送
信されて来る。
【００２５】リセット制御回路２ｂはリセット信号を受
信すると、受信・記憶回路５２からデータを読出し、読
出したデータに従って被リセット回路４１，４２…４９
をリセットする。
信すると、受信・記憶回路５２からデータを読出し、読
出したデータに従って被リセット回路４１，４２…４９
をリセットする。
【００２６】
【発明の効果】以上説明したように本発明は、複数の被
リセット回路をリセットするリセット信号を生成するリ
セット信号生成手段と、複数の被リセット回路のリセッ
トを限定する為のリセット限定データを発生するリセッ
ト限定手段と、リセット限定データを基に複数の被リセ
ット回路への前記リセット信号の分配の制御を行うリセ
ット制御手段とを備えることにより、複数の被リセット
回路の各々を任意にリセットできるので、本発明を適用
したシステムの機能を多様化することができる。
リセット回路をリセットするリセット信号を生成するリ
セット信号生成手段と、複数の被リセット回路のリセッ
トを限定する為のリセット限定データを発生するリセッ
ト限定手段と、リセット限定データを基に複数の被リセ
ット回路への前記リセット信号の分配の制御を行うリセ
ット制御手段とを備えることにより、複数の被リセット
回路の各々を任意にリセットできるので、本発明を適用
したシステムの機能を多様化することができる。
【００２７】又、本発明を適用したシステムの障害の場
合に、障害個所を早期に発見できる効果がある。
合に、障害個所を早期に発見できる効果がある。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】本発明の第２の実施例を示すブロック図であ
る。
る。
【図３】本発明の第３の実施例を示すブロック図であ
る。
る。
【図４】従来例を示すブロック図である。
１ リセット信号生成回路 ２，２ａ，２ｂ リセット制御回路 ３１ スイッチ回路 ３２ 記憶回路 ３３ 受信・記憶回路 ４１，４２…４９ 被リセット回路 ５１ バス ５２ 通信回線
Claims (4)
- 【請求項１】 複数の被リセット回路をリセットするリ
セット信号を生成するリセット信号生成手段と、前記複
数の被リセット回路のリセットを限定する為のリセット
限定データを発生するリセット限定手段と、前記リセッ
ト限定データを基に前記複数の被リセット回路への前記
リセット信号の分配の制御を行うリセット制御手段とを
備えることを特徴とするリセット制御方式。 - 【請求項２】 予め順序づけられた機器番号を各々が持
つ複数の被リセット回路をリセットするリセット信号を
生成するリセット信号生成回路と、前記複数の被リセッ
ト回路のリセットを行う前記機器番号の範囲を設定する
スイッチ回路と、前記機器番号の範囲の設定に基づいて
前記複数の被リセット回路への前記リセット信号の分配
の制御を行う第１のリセット制御回路とを有することを
特徴とするリセット制御方式。 - 【請求項３】 予め順序づけられた機器番号を各々が持
つ複数の被リセット回路をリセットするリセット信号を
生成するリセット信号生成回路と、前記複数の被リセッ
ト回路のリセットを限定する予め定められた複数の限定
パターンデータの一つを上位装置から受信して記憶する
第１の記憶回路と、この第１の記憶回路から前記限定パ
ターンデータを読出し前記限定パターンデータに基づい
て前記リセット信号の分配の制御を行う第２のリセット
制御回路とを有することを特徴とするリセット制御方
式。 - 【請求項４】 予め順序づけられた機器番号を各々が持
つ複数の被リセット回路をリセットするリセット信号を
生成するリセット信号生成回路と、通信回線にインタフ
ェースし前記通信回線を介して前記複数の被リセット回
路の内リセットを行うデータを受信して記憶する第２の
記憶回路と、この第２の記憶回路から前記データを読出
して前記データに基づいて前記リセット信号の分配の制
御を行う第３のリセット制御回路とを有することを特徴
とするリセット制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20216893A JPH0759173A (ja) | 1993-08-16 | 1993-08-16 | リセット制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20216893A JPH0759173A (ja) | 1993-08-16 | 1993-08-16 | リセット制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0759173A true JPH0759173A (ja) | 1995-03-03 |
Family
ID=16453093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20216893A Pending JPH0759173A (ja) | 1993-08-16 | 1993-08-16 | リセット制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0759173A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4918408A (ja) * | 1972-06-12 | 1974-02-18 | ||
| JPS5354680A (en) * | 1976-10-28 | 1978-05-18 | Mitsubishi Electric Corp | Electric signal transmission device |
| JPH04260297A (ja) * | 1991-02-15 | 1992-09-16 | Sekisui Chem Co Ltd | システム・リセット方法 |
| JPH05207558A (ja) * | 1992-01-28 | 1993-08-13 | Matsushita Electric Works Ltd | 遠隔監視制御システム |
-
1993
- 1993-08-16 JP JP20216893A patent/JPH0759173A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4918408A (ja) * | 1972-06-12 | 1974-02-18 | ||
| JPS5354680A (en) * | 1976-10-28 | 1978-05-18 | Mitsubishi Electric Corp | Electric signal transmission device |
| JPH04260297A (ja) * | 1991-02-15 | 1992-09-16 | Sekisui Chem Co Ltd | システム・リセット方法 |
| JPH05207558A (ja) * | 1992-01-28 | 1993-08-13 | Matsushita Electric Works Ltd | 遠隔監視制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10154021A (ja) | クロック切換装置およびクロック切換方法 | |
| JPH0759173A (ja) | リセット制御方式 | |
| JPH0946222A (ja) | 可変クロック発生回路 | |
| US7114017B2 (en) | Programmable peripheral switch | |
| KR100448218B1 (ko) | 이중화 보드 시스템 및 그의 이중화 보드 절체 방법 | |
| JP2800280B2 (ja) | プリンタサーバ | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| KR100339653B1 (ko) | 전전자 교환기 내 제어 보드의 이중화 장치 | |
| JPH0537421A (ja) | 伝送路切替制御方法およびその装置 | |
| JP2886925B2 (ja) | 接続装置 | |
| JPH05143364A (ja) | 割込制御装置 | |
| JPH10307603A (ja) | データ伝送装置 | |
| JP2648017B2 (ja) | マイクロコンピュータ | |
| JPH0740229B2 (ja) | 割り込み入力信号制御方式 | |
| JP2737916B2 (ja) | ディジタル信号の接続装置 | |
| JP2867480B2 (ja) | メモリ切替回路 | |
| KR100242690B1 (ko) | 어드레스 라인을 이용한 하위 장치 제어 장치 | |
| JP3114111B2 (ja) | 論理エミュレーション方法及びシステム | |
| JPH05197662A (ja) | 情報処理装置 | |
| JPH07101877B2 (ja) | 端末装置 | |
| JPH07281917A (ja) | Ｃｐｕ切替回路 | |
| JPH077770A (ja) | 遠方監視装置 | |
| JPS5674726A (en) | Automatic return control system at the time of fault | |
| JPH07175744A (ja) | チャネル制御方式 | |
| JPH0438501A (ja) | 電話回線を利用した設定値入力方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960326 |