KR100448218B1 - 이중화 보드 시스템 및 그의 이중화 보드 절체 방법 - Google Patents

이중화 보드 시스템 및 그의 이중화 보드 절체 방법 Download PDF

Info

Publication number
KR100448218B1
KR100448218B1 KR10-2001-0086266A KR20010086266A KR100448218B1 KR 100448218 B1 KR100448218 B1 KR 100448218B1 KR 20010086266 A KR20010086266 A KR 20010086266A KR 100448218 B1 KR100448218 B1 KR 100448218B1
Authority
KR
South Korea
Prior art keywords
board
active
state
redundant
signal
Prior art date
Application number
KR10-2001-0086266A
Other languages
English (en)
Other versions
KR20030056105A (ko
Inventor
문영진
박남진
박지수
김현재
류득수
김영일
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2001-0086266A priority Critical patent/KR100448218B1/ko
Publication of KR20030056105A publication Critical patent/KR20030056105A/ko
Application granted granted Critical
Publication of KR100448218B1 publication Critical patent/KR100448218B1/ko

Links

Abstract

본 발명은 이중화 보드 시스템 및 그의 이중화 보드 절체 방법에 관한 것이다.
본 발명에서는 각 이중화 보드가 하드웨어, 소프트웨어 및 클록의 이상 상태 유무를 점검하여 상태 레지스터 값을 생성한다. 상태 레지스터 값을 제어하는 상태 제어 신호를 소프트웨어적으로 변경하여 상태 레지스터 값을 변경할 수 있다. 자기 보드의 상태 레지스터 및 상대방 보드의 상태 레지스터에 기록된 상태 레지스터 값과 이중화 테이블을 이용하여 이중화 제어 신호를 생성한다. 이러한 이중화 제어 신호는 액티브 상태로 될 보드일 경우에는 필요한 내부 칩들을 인에이블하고, 스탠바이 상태로 될 보드일 경우에는 필요한 내부 칩들을 디스에이블하여 액티브/스탠바이 상태를 절체한다. 각 보드의 상태가 바뀌어서 액티브/스탠바이 절체가 이루어진 경우에 인터럽트 신호를 생성하여 응용 프로그램으로 절체가 이루어 졌다는 사실을 통지한다.
이러한 본 발명에 따르면, 액티브 상태의 보드에 하드웨어적으로 이상이 발생하면 즉시 절체가 이루어질 수 있다.

Description

이중화 보드 시스템 및 그의 이중화 보드 절체 방법{DUPLICATION BOARD SYSTEM AND ACTIVE/STANDBY DECISION METHOD AND THEREOF}
본 발명은 비동기 IMT-2000 방식의 이동 통신 시스템에서 이중화 보드를 구현하는 것에 관한 것으로, 특히, 이중화 보드 시스템 및 그의 이중화 보드 절체 방법에 관한 것이다.
일반적으로, 이동 통신 시스템에서 기지국 또는 제어국과 같은 시스템을 구성할 때 중요한 기능을 담당하는 회로 보드는 동작의 연속성을 위하여 이중화 보드로 구성한다.
이중화 보드는 동일한 동작을 수행하는 2개의 보드로 구성되며, 이 중 하나는 액티브 상태로 동작하고 다른 하나는 스탠바이 상태로 동작하여, 액티브 상태로 있는 보드가 통신 서비스를 지원한다. 이때, 액티브 상태에 있는 보드에 하드웨어적인 또는 소프트웨어적인 장애가 발생하여 보드가 정상적인 동작을 하지 못하는 경우에는, 액티브 상태에 대한 권한을 스탠바이 상태에 있는 보드로 넘겨주어 통신 서비스가 중단되는 것을 방지한다.
종래의 이중화 보드에서는 스탠바이 상태의 보드의 중앙 처리 장치가 주기적으로 액티브 상태의 보드에 이상 상태가 발생하는지를 감시하여야 하므로 중앙 처리 장치에 부하가 많이 걸린다.
본 발명은 액티브 상태의 보드에 하드웨어적으로 이상이 발생하면 즉시 절체가 이루어지도록 하는 것을 그 기술적 과제로 한다.
또한 본 발명은 소프트웨어적으로 액티브 상태 보드와 스탠바이 상태 보드의 절체를 할 수 있도록 하는 것을 그 기술적 과제로 한다.
또한 본 발명은 액티브 상태 보드와 스탠바이 상태 보드간의 절체가 즉시 이루어지도록 하여 최소한의 데이터 손실만이 발생하도록 하는 것을 그 기술적 과제로 한다.
도 1은 본 발명의 일 실시예에 따른 이중화 보드 시스템의 구조를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 이중화 보드 시스템의 작동 방법을 나타내는 흐름도이다.
도 3은 본 발명의 일 실시예에 따른 이중화 보드의 상태 레지스터를 나타내는 구조도이다.
도 4는 본 발명의 일 실시예에 따른 액티브 신호 생성기를 나타내는 블록도이다.
도 5는 본 발명의 일 실시예에 따른 상태 제어 레지스터와 비교 레지스터를 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따른 이중화 테이블을 나타내는 테이블이다.
이와 같은 과제를 해결하기 위하여 본 발명은 하드웨어 또는 소프트웨어적으로 제어할 액티브/스탠바이 상태를 절체한다.
본 발명의 특징에 따른 이중화 보드 시스템은, 제1 이중화 보드, 상기 제1 이중화 보드와 통신 채널로 연결되어 통신 가능한 제2 이중화 보드, 그리고 상기 제1 또는 제2 이중화 보드와 다른 보드 사이의 통신 버스로서 멀티캐스팅 기능을 가지는 셀 버스를 포함하며, 상기 제1 및 제2 이중화 보드는 각각 자기의 하드웨어적인 이상 상태와 소프트웨어적으로 제어 가능한 상태 제어 신호에 의해 결정되는 상태값과 상대방 보드로부터 전달된 상기 상대방 보드의 상기 상태값을 이용하여 액티브/스탠바이 상태를 절체하는 신호를 생성한다.
이러한 시스템의 각 이중화 보드는, 제1 및 제2 상태 레지스터와 액티브 신호 생성 수단을 포함한다. 제1 상태 레지스터는 보드의 하드웨어적인 이상 상태와 소프트웨어적으로 제어 가능한 상태 제어 신호에 의해 결정되는 값을 가지며, 제2 상태 레지스터는 상대방 보드에서 하드웨어적인 이상 상태와 소프트웨어적으로 제어 가능한 상태 제어 신호에 의해 결정되는 상태 레지스터 값과 동일한 값을 가진다. 액티브 신호 생성 수단은 제1 및 제2 상태 레지스터의 값을 이용하여 액티브 또는 스탠바이 신호를 생성하고, 이 액티브 또는 스탠바이 신호를 이용하여 액티브/스탠바이 상태를 절체한다.
이때, 액티브 신호 생성 수단은 제1 및 제2 상태 레지스터 값을 미리 설정된 테이블과 매핑하여 액티브 또는 스탠바이 신호를 생성하는 것이 바람직하다.
또한, 각각의 이중화 보드는 상태 제어 레지스터를 더 포함할 수 있으며, 이 상태 제어 레지스터는 변경되지 않는 값을 가지는 비교 레지스터와 제어 가능한 값을 가지는 제어 레지스터로 이루어지며, 비교 레지스터의 값과 제어 레지스터의 값을 비교하여 상태 제어 신호를 제어한다. 이때 제어 레지스터의 값을 소프트웨어적으로 변경하여 상태 제어 신호를 변경함으로써 액티브/스탠바이 상태를 절체할 수 있다.
또한, 각각의 이중화 보드는 액티브 신호 생성 수단에서 출력되는 액티브 또는 스탠바이 신호를 이용하여 인터럽트 신호를 생성하는 인터럽트 신호 생성 수단을 더 포함할 수 있으며, 액티브/스탠바이 상태의 절체가 이루어진 경우에 응용 프로그램으로 인터럽트 신호를 이용하여 통지하는 것이 바람직하다.
또한, 각각의 이중화 보드는 상대방 보드를 리셋하기 위한 리셋 신호를 저장하는 리셋 레지스터를 더 포함할 수 있다. 이때, 리셋 회로를 더 포함하여 상대방 보드로부터 전송된 리셋 신호를 이용하여 파워 또는 실장된 칩을 리셋할 수 있다.
본 발명의 제2 특징에 따른 이중화 보드 절체 방법은, 이중화 보드에서 액티브/스탠바이 상태를 절체하기 위해서, 먼저 하드웨어적으로 보드에 이상이 있는지를 점검하여 자기 상태 레지스터 값을 설정한다. 설정한 상태 레지스터 값과 상대방 보드로부터 전송된 상기 상대방 보드의 상태 레지스터 값으로 이중화 제어 신호를 생성하고, 이 신호를 액티브/스탠바이 상태를 절체한다.
여기서, 하드웨어적으로 점검한 결과에 관계없이 상태 레지스터 값에 영향을 미치는 상태 제어 신호를 소프트웨어적으로 변경하여 상태 레지스터 값을 설정할 수도 있다.
이때, 제어 레지스터 값을 소프트웨어적으로 변경하고 이를 변경되지 않는 비교 레지스터 값과 비교하여 상태 제어 신호를 변경하는 것이 바람직하다.
이중화 제어 신호는 자기 상태 레지스터 값과 상대방 상태 레지스터 값을 미리 설정된 매핑 테이블과 비교하여 생성되는 것이 바람직하다.
이때, 절체가 이루어진 경우에는 이중화 제어 신호를 이용해서 인터럽트 신호를 생성하여 응용 프로그램으로 통지할 수 있다.
또한 인터럽트 신호로부터 상대방 보드가 이상 상태에 빠져서 멈추었다고 판단되는 경우에는 리셋 신호를 설정하여 상대방 보드를 리셋할 수도 있다.
본 발명의 다른 특징에 따른 이중화 보드 절체 방법은, 적어도 2개 이상의 이중화 보드에서 각 보드의 액티브/스탠바이 상태를 결정하는 이중화 보드 절체 방법으로서, 하나의 이중화 보드에서 하드웨어적으로 보드에 이상이 있는지를 점검하여 자기 상태 레지스터 값을 설정하는 제1 단계, 상기 제1 단계에서 설정한 상태 레지스터 값과 상대방 보드로부터 전송된 상대방 보드의 상태 레지스터 값을 토대로 이중화 제어 신호를 생성하는 제2 단계, 그리고 상기 이중화 제어 신호를 이용하여 상기 이중화 보드의 액티브/스탠바이 상태를 절체하는 제3 단계를 포함한다.
상기 제1 단계는 해당 보드의 이상 유무에 관계없이 상기 자기 상태 레지스터 값에 영향을 미치는 상태 제어 신호를 소프트웨어적으로 변경하여 상기 상태 레지스터 값을 설정하는 단계를 포함할 수 있다.
또한, 상기 제2 단계는 상기 자기 상태 레지스터 값과 상기 상대방 상태 레지스터 값을 미리 설정된 매핑 테이블과 비교하여 상기 이중화 보드의 액티브/스탠바이 상태를 절체하기 위한 이중화 제어 신호를 생성하는 단계를 포함할 수 있다.
한편, 상기 액티브/스탠바이 절체가 이루어진 경우에는 상기 이중화 제어 신호를 이용해서 인터럽트 신호를 생성하여 상기 이중화 보드에 적용되는 응용 프로그램으로 절제 결과를 통지하는 단계를 더 포함할 수도 있으며, 또한, 상기 인터럽트 신호로부터 상기 상대방 보드가 이상 상태에 빠져서 멈추었다고 판단되는 경우에 상기 상대방 보드를 리셋하기 위한 리셋 신호를 생성하여 상대방 보드로 제공하는 단계를 더 포함할 수 있다.
그러면, 도면을 참조로 하여 본 발명의 바람직한 실시예에 따른 이중화 보드 구현 방법 및 그 시스템에 대하여 설명한다.
도 1은 이중화 보드 시스템의 구조를 나타내는 블록도이다.
도 1에 나타낸 바와 같이, 이중화 보드 시스템은 제1 이중화 보드(10), 제2 이중화 보드(20), 셀 버스(cell bus)(30) 및 복수의 통신 채널(40)로 이루어진다. 제1 및 제2 이중화 보드(10, 20)는 각각 자기 상태 레지스터(self mode status register)(11, 21), 상대방 상태 레지스터(other mode status register)(12, 22), 리셋 레지스터(13, 23), 리셋 회로(14, 24), 액티브 신호 생성기(15, 25) 및 인터럽트 신호 생성기(16, 26)를 포함한다. 복수의 통신 채널은 이중화 통신 채널(41), 상태 레지스터 채널(42) 및 리셋 채널(43)로 이루어진다.
기지국 내의 보드들간 통신은 셀 버스(30)를 통하여 이루어지며, 타 보드에서 이중화 보드(10, 20)로 송신할 경우에 셀 버스(30)의 멀티캐스팅 기능을 이용하면 액티브/스탠바이 상태의 보드를 구별할 필요 없이 멀티캐스팅으로 송신할 수 있다. 이때, 액티브 상태의 보드만이 데이터를 수신하고 처리해서 타 보드로 송신을 하고 처리된 결과는 이중화 통신 채널(41)을 통하여 스탠바이 상태의 보드로 백업된다. 이중화 보드(10, 20) 사이의 이중화 통신 채널(41)로는 10/100 base-T 이더넷 통신 또는 HDLC(high-level data link control) 통신을 사용한다.
각 상태 레지스터(11, 12, 21, 22)는 2비트, 즉 1비트의 제1 모드 상태 레지스터(11a, 12a, 21a, 22a)와 1비트의 제2 모드 상태 레지스터(11b, 12b, 21b, 22b)로 이루어지며, 자기 상태 레지스터(11, 21)는 자신의 상태 정보를 저장하고 상대방 상태 레지스터(12, 22)는 상대방측 이중화 보드의 상태 정보를 저장한다. 각 이중화 보드(10, 20)의 상태는 자기 상태 레지스터(11, 21)를 통해 표현되고 상태 레지스터 채널(42)을 통하여 상대방 상태 레지스터(22, 12)로 전달된다.
리셋 레지스터(13, 23)는 파워 리셋 정보와 하드 리셋 정보를 저장한다. 파워 리셋 정보는 상대방 상태 레지스터(12, 22)로부터 상대방 이중화 보드(20, 10)가 이상 상태에 있다고 판단이 되는 경우 리셋 채널(43)을 통하여 상대방 이중화 보드(20, 10)의 리셋 회로(24, 14)로 전달되어 파워를 온-오프하는 데 이용되며, 하드 리셋 정보는 상대방 이중화 보드(20, 10)의 리셋 회로(24, 14)로 전달되어 각 칩을 리셋하는 데 이용된다.
액티브 신호 생성기(15, 25)는 자기 상태 레지스터(11, 21)로부터의 신호와상대방 상태 레지스터(12, 22)로부터의 신호를 입력으로 하고, 이 입력된 신호에 대하여 이중화 테이블 적용하여 자신의 보드가 액티브 상태일 경우 하이(high) 레벨 신호를 생성하고 자신의 보드가 스탠바이 상태일 경우 로(low) 레벨 신호를 생성한다.
인터럽트 신호 발생기(16, 26)는 액티브/스탠바이 절체가 이루어지면 인터럽트 신호를 발생하여 응용 프로그램으로 절체가 이루어졌다는 사실을 전달한다.
이하, 도 2 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 이중화 보드 시스템에서 이중화를 구현하는 방법에 대하여 설명한다.
도 2는 본 발명의 일 실시예에 따른 이중화 보드 시스템의 작동 방법을 나타내는 흐름도이다. 도 3은 본 발명의 일 실시예에 따른 이중화 보드의 상태 레지스터를 나타내는 구조도이며, 도 4는 액티브 신호 생성기를 나타내는 블록도이다. 도 5는 본 발명의 일 실시예에 따른 상태 제어 레지스터와 비교 레지스터를 나타내는 도면이고, 도 6은 이중화 테이블을 나타내는 테이블이다.
먼저, 도 2 및 도 3을 참조하여 상태 레지스터 값을 설정하는 방법에 대하여 설명한다.
먼저 자기 상태 레지스터(11, 21) 값을 설정하기 위하여 하드웨어, 소프트웨어 및 클록의 이상 상태 유무를 점검한다(S201). 도 3에 나타낸 바와 같이, 하드웨어, 소프트웨어 및 클록에 이상이 없으면 각각 로우 레벨의 신호가 출력되고 이상이 있으면 각각 하이 레벨의 신호가 출력되어 OR 게이트(31, 34)에 입력되며, 리셋이 걸려있으면 로우 레벨의 리셋 신호가 인버터(32, 35)를 거쳐 하이 레벨 신호로 되고 리셋이 걸려있지 않으면 하이 레벨의 신호가 인버터(32, 35)를 거쳐 로우 레벨의 신호로 되어 OR 게이트(31, 34)에 입력되며, 상태 제어 신호가 또한 OR 게이트(31, 34)에 입력된다(S202). 이때 상태 제어 신호는 소프트웨어적으로 제어 가능하며 이에 대해서는 다음에 자세히 설명한다. OR 게이트(31, 34)에 입력된 신호들은 OR 연산이 된 후 자기 상태 레지스터(11, 21)에 기록된다(S203). 다음에 상태 레지스터 채널을 통하여 상대방 이중화 보드로 전달되어 상대방 상태 레지스터(22, 12)에 기록된다(S204).
여기서, 앞에서 설명한 바와 같이 상태 레지스터(11, 21)는 2비트, 즉 제1 모드 상태 레지스터(11a, 21a)와 제2 모드 상태 레지스터(11b, 21b)로 이루어지며, 도 3에 나타낸 바와 같이 제1 모드 상태 레지스터(11a, 21a)에서는 상태 제어 신호가 인버터(33)를 거쳐 OR 게이트(31)로 입력되지만 제2 모드 상태 레지스터(11b, 21b)에서는 상태 제어 신호가 인버터를 거치지 않고 OR 게이트(34)로 입력된다. 이때, 상태 제어 신호의 초기값은 로우 레벨이므로 보드에 이상이 없고 리셋이 걸리지 않았으면, 초기값으로 제1 모드 상태 레지스터(11a, 21a)는 하이 레벨 신호, 제2 모드 상태 레지스터(11b, 21b)는 로우 레벨 신호를 가지게 된다.
다음에, 도 4에 나타낸 바와 같이 액티브 신호 생성기(15, 25)는 자기 상태 레지스터 및 상대방 상태 레지스터에 기록된 상태 신호들과 이중화 테이블(도 5 참조)을 이용하여 이중화 제어 신호를 생성한다(S205). 이러한 이중화 제어 신호는 자신의 보드가 액티브 상태일 경우에는 하이 레벨의 신호, 스탠바이 상태일 경우에는 로우 레벨의 신호로 된다. 이 하이 또는 로우 레벨의 신호는 액티브 상태로 될보드일 경우에는 필요한 내부 칩들을 인에이블하고, 스탠바이 상태로 될 보드일 경우에는 필요한 내부 칩들을 디스에이블하는 데 이용되어 액티브/스탠바이 상태를 절체한다(S206). 그리고 인터럽트 신호 발생기에서는 각 보드의 상태가 바뀌어서 액티브/스탠바이 절체가 이루어진 경우에 인터럽트 신호를 생성하여 응용 프로그램으로 절체가 이루어 졌다는 사실을 통지한다(S207). 이와 같이 절체가 이루어 졌을 때 응용 프로그램으로 통지하면 상대방 이중화 보드가 이상 상태에 빠져서 멈추었다고 판단이 되는 경우에는 리셋을 걸 수 있다.
다음에, 도 5를 이용하여 소프트웨어적으로 상태 제어 신호를 제어하기 위한 상태 제어 레지스터에 대하여 설명한다.
상태 제어 신호를 제어하기 위한 상태 제어 레지스터(50)는 제어 레지스터(51)와 비교 레지스터(52)로 이루어지며, 이들은 각각 제1 모드(50a, 51a, 52a)와 제2 모드(50b, 51b, 52b)를 가진다. 비교 레지스터(52a, 52b)는 변경되지 않는 10101010값을 가지며, 제어 레지스터(51a, 51b)는 초기값으로 00000000값을 가지고 있으며 이 값은 소프트웨어적으로 임의로 변환할 수 있다. 상태 제어 신호는 비교 레지스터(52a, 52b)와 제어 레지스터(51a, 51b)의 각 비트값을 비교하여 같으면 하이 레벨의 상태 제어 신호를 출력하고, 다르면 로우 레벨 신호의 상태 제어 신호를 출력한다. 따라서 제어 레지스터(51a, 51b)의 초기값이 00000000이므로 상태 제어 신호는 초기값으로 로우 레벨을 가진다. 상태 제어 신호의 값을 하이 레벨로 설정하려면 제어 레지스터(51a, 51b)의 값을 10101010으로 설정하면 되므로, 소프트웨어적으로 임의로 상태 제어 신호의 값을 하이 레벨로 설정할 수 있다.따라서 소프트웨어적으로 제어 레지스터(51a, 51b)의 값을 변경함으로써 상태 레지스터(50a, 50b)의 값을 조정할 수 있으므로, 각 보드의 액티브/스탠바이 상태를 임의로 결정할 수 있다.
다음에, 도 6을 참조하여 이중화 제어 신호를 생성하는 데 이용하는 이중화 테이블에 대하여 설명한다.
이중화 테이블은 제1 및 제2 이중화 보드(10, 20) 각각의 상태 레지스터 값을 이용하여 각 보드의 상태를 나타내는 이중화 제어 신호를 생성하는 매핑 테이블이다. 이러한 각 보드의 상태는 오프(off) 또는 실패(fail) 상태, 비정상-액티브(abnormal-active) 상태, 비정상-스탠바이(abnormal-standby) 상태, 정상-액티브(normal-active) 상태, 정상-스탠바이(normal-standby) 상태의 5가지 상태로 정의된다.
오프 또는 실패 상태는 보드가 탈장되었거나 하드웨어적 또는 소프트웨어적인 이상이 있거나, 클록에 이상이 있으면 상대방 보드에 의해 보드 탈장 또는 보드 이상 상태로 감지되는 상태이다. 비정상-액티브 상태와 비정상-스탠바이 상태는 보드가 실장된 상태에서 하드웨어적 또는 소프트웨어적인 이상이 감지되지 않고 클록에 이상이 감지되지 않는 경우에 초기에 전원을 인가해서 머무는 상태로서 응용 프로그램이 실행되고 있지 않는 상태이다. 즉, 비정상 상태는 하드웨어적으로 액티브/스탠바이 신호가 인가되지만 응용 프로그램이 아직 돌아가지 않는 상태이다. 응용 프로그램이 실제로 동작하는 경우가 정상-액티브 또는 정상-스탠바이 상태이다.
예를 들면 제1 및 제2 이중화 보드(10, 20)가 모두 실장된 상태에서 전원을 입력하면 하드웨어, 소프트웨어, 클록에 이상이 없다면 도 6에 나타낸 바와 같이 11번 상태, 즉 제1 이중화 보드(10)는 비정상-액티브 상태, 제2 이중화 보드(20)는 비정상-스탠바이 상태로 된다. 여기서, 제1 이중화 보드(10)의 상태 레지스터(11) 값을 00으로 바꾸면 7번 상태, 즉 제1 이중화 보드(10)는 정상-액티브 상태, 제2 이중화 보드(20)는 비정상 스탠바이 상태로 된다. 제2 이중화 보드(20)의 상태 레지스터(21) 값을 00으로 바꾸면 1번 상태, 즉 제2 이중화 보드(20)가 정상-스탠바이 상태로 바뀌게 된다. 이때, 스탠바이 상태인 제2 이중화 보드(20)를 액티브 상태로 설정하기 위해서는 제2 이중화 보드(20)의 상태 레지스터(21) 값을 01로 바꾸면 되고, 이와 같이 하여 액티브/스탠바이 절체가 이루어진다. 이때, 다시 제1 이중화 보드(10)를 액티브로 설정하기 위해서는 제2 이중화 보드(20)의 상태 레지스터(21) 값을 다시 00으로 바꾸면 되고, 마찬가지로 액티브/스탠바이 절체가 이루어진다. 이와 같이 소프트웨어적으로 액티브/스탠바이 절체를 할 수 있다.
또한 2번 상태, 즉 제2 이중화 보드(20)가 액티브인 상태에서 제2 이중화 보드에 하드웨어, 소프트웨어 또는 클록에 이상이 발생하였거나, 제2 이중화 보드(20)에 리셋이 걸렸으면 도 3에 도시한 바와 같이 제1 및 제2 모드 상태 레지스터(21) 값은 모두 하이 레벨이 된다. 그러면 2번 상태에서 5번 상태로 바뀌게 되어 제1 이중화 보드(10)가 액티브 상태로 동작하게 된다.
본 발명에 의하면, 액티브 상태의 보드에 하드웨어적으로 이상이 발생하면즉시 절체가 이루어질 수 있으며, 또한 소프트웨어를 이용하여 강제로 보드간에 절체를 할 수도 있다. 이와 같이 즉시 절체가 이루어지면 데이터 손실을 최소화할 수 있다.

Claims (13)

  1. 제1 이중화 보드,
    상기 제1 이중화 보드와 통신 채널로 연결되어 통신 가능한 제2 이중화 보드, 그리고
    상기 제1 또는 제2 이중화 보드와 다른 보드 사이의 통신 버스로서 멀티캐스팅 기능을 가지는 셀 버스
    를 포함하며,
    상기 제1 및 제2 이중화 보드는 각각, 자기의 하드웨어적인 상태와 소프트웨어적으로 제어 가능한 상태 제어 신호에 의해 결정되는 상태값를 저장하는 제1 상태 레지스터 및 상대방 보드로부터 전달된 상기 상대방 보드의 상기 상태값과 실질적으로 동일한 값을 저장하는 제2 상태 레지스터를 포함하며, 상기 제1 및 제2 상태 레지스터의 값을 이용하여 액티브/스탠바이 상태를 절체하는 신호를 생성하는 이중화 보드 시스템.
  2. 제1항에서,
    상기 제1 및 제2 이중화 보드는 각각, 상기 제1 및 제2 상태 레지스터의 값을 이용하여 액티브 또는 스탠바이 신호를 생성하는 액티브 신호 생성 수단을 더 포함하며,
    상기 액티브 또는 스탠바이 신호를 이용하여 액티브/스탠바이 상태를 절체하는 이중화 보드 시스템.
  3. 제2항에서,
    상기 액티브 신호 생성 수단은 상기 제1 및 제2 상태 레지스터 값을 미리 설정된 테이블과 매핑하여 상기 액티브 또는 스탠바이 신호를 생성하는 이중화 보드 시스템.
  4. 제1항에서,
    상기 제1 및 제2 이중화 보드는 각각,
    변경되지 않는 값을 가지는 비교 레지스터와 제어 가능한 값을 가지는 제어 레지스터로 이루어지고, 상기 비교 레지스터의 값과 상기 제어 레지스터의 값을 비교하여 상기 상태 제어 신호를 제어하는 상태 제어 레지스터를 더 포함하며,
    상기 제어 레지스터의 값을 소프트웨어적으로 변경하여 상기 상태 제어 신호를 변경함으로써 액티브/스탠바이 상태를 절체하는 이중화 보드 시스템.
  5. 제1항에서,
    상기 제1 및 제2 이중화 보드는 각각,
    상기 액티브 신호 생성 수단에서 출력되는 액티브 또는 스탠바이 신호를 이용하여 인터럽트 신호를 생성하는 인터럽트 신호 생성 수단을 더 포함하며,
    액티브/스탠바이 상태의 절체가 이루어진 경우에 시스템의 응용 프로그램으로 인터럽트 신호를 이용하여 통지하는 이중화 보드 시스템.
  6. 제1항에서,
    상기 제1 및 제2 이중화 보드는 각각, 상기 상대방 보드를 리셋하기 위한 리셋 신호를 저장하는 리셋 레지스터를 더 포함하는 이중화 보드 시스템.
  7. 제6항에서,
    상기 제1 및 제2 이중화 보드는 각각, 상기 상대방 보드로부터 전송된 리셋 신호를 이용하여 파워 또는 실장된 칩을 리셋하는 리셋 회로를 더 포함하는 이중화 보드 시스템.
  8. 제1항에서,
    상기 액티브/스탠바이 상태를 절체하는 신호를 이용하여 인터럽트 신호를 생성하고, 액티브/스탠바이 상태의 절체가 이루어진 경우에 응용 프로그램으로 상기 인터럽트 신호를 이용하여 통지하는 이중화 보드 시스템.
  9. 적어도 2개의 이중화 보드에서 각 보드의 액티브/스탠바이 상태를 결정하는 이중화 보드 절체 방법에서,
    하나의 이중화 보드에서 하드웨어적으로 보드에 이상이 있는지를 점검하여 자기 상태 레지스터 값을 설정하며, 상기 자기 상태 레지스터 값에 영향을 미치는 상태 제어 신호를 소프트웨어적으로 변경하여 상기 자기 상태 레지스터 값을 설정하는 제1 단계,
    상기 제1 단계에서 설정한 상태 레지스터 값과 상대방 보드로부터 전송된 상대방 보드의 상태 레지스터 값을 토대로 이중화 제어 신호를 생성하는 제2 단계, 그리고
    상기 이중화 제어 신호를 이용하여 상기 이중화 보드의 액티브/스탠바이 상태를 절체하는 제3 단계
    를 포함하는 이중화 보드 절체 방법.
  10. 삭제
  11. 제9항에서,
    상기 제2 단계는 상기 자기 상태 레지스터 값과 상기 상대방 상태 레지스터 값을 미리 설정된 매핑 테이블과 비교하여 상기 이중화 보드의 액티브/스탠바이 상태를 절체하기 위한 이중화 제어 신호를 생성하는 단계를 포함하는 이중화 보드 절체 방법.
  12. 제9항에서,
    상기 절체가 이루어진 경우에는 상기 이중화 제어 신호를 이용해서 인터럽트 신호를 생성하여 상기 이중화 보드에 적용되는 응용 프로그램으로 절체 결과를 통지하는 단계를 더 포함하는 이중화 보드 절체 방법.
  13. 제12항에서,
    상기 인터럽트 신호로부터 상기 상대방 보드가 이상 상태에 빠져서 멈추었다고 판단되는 경우에 상기 상대방 보드를 리셋하기 위한 리셋 신호를 생성하여 상대방 보드로 제공하는 단계를 더 포함하는 이중화 보드 절체 방법.
KR10-2001-0086266A 2001-12-27 2001-12-27 이중화 보드 시스템 및 그의 이중화 보드 절체 방법 KR100448218B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086266A KR100448218B1 (ko) 2001-12-27 2001-12-27 이중화 보드 시스템 및 그의 이중화 보드 절체 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086266A KR100448218B1 (ko) 2001-12-27 2001-12-27 이중화 보드 시스템 및 그의 이중화 보드 절체 방법

Publications (2)

Publication Number Publication Date
KR20030056105A KR20030056105A (ko) 2003-07-04
KR100448218B1 true KR100448218B1 (ko) 2004-09-10

Family

ID=32214325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0086266A KR100448218B1 (ko) 2001-12-27 2001-12-27 이중화 보드 시스템 및 그의 이중화 보드 절체 방법

Country Status (1)

Country Link
KR (1) KR100448218B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606888B1 (ko) * 2003-12-31 2006-07-31 엘지노텔 주식회사 이동통신 시스템에서 디지털 송수신기 보드 제어 이중화장치 및 방법
KR100895463B1 (ko) * 2006-12-01 2009-05-06 한국전자통신연구원 Ａｔｃａ 플랫폼에서의 이중화 장치의 제어 방법 및 이를이용하여 구현된 ａｔｃａ 시스템

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990001831A (ko) * 1997-06-18 1999-01-15 유기범 공유 메모리를 이용한 이중화 방법
KR19990038236A (ko) * 1997-11-04 1999-06-05 유기범 이중화 보드에서의 리셋 장치
KR20000008227U (ko) * 1998-10-16 2000-05-15 서평원 이중화된 아이피씨링크 보드내의 액티브 감시회로
KR20000011960U (ko) * 1998-12-11 2000-07-05 서평원 아이피씨 이중화 경로구조
KR20020017283A (ko) * 2000-08-29 2002-03-07 윤종용 통신시스템의 이중화 방법
KR20030041280A (ko) * 2001-11-19 2003-05-27 엘지전자 주식회사 Ａｔｍ망에서의 크리티컬 링크 이중화 시스템 및 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990001831A (ko) * 1997-06-18 1999-01-15 유기범 공유 메모리를 이용한 이중화 방법
KR19990038236A (ko) * 1997-11-04 1999-06-05 유기범 이중화 보드에서의 리셋 장치
KR20000008227U (ko) * 1998-10-16 2000-05-15 서평원 이중화된 아이피씨링크 보드내의 액티브 감시회로
KR20000011960U (ko) * 1998-12-11 2000-07-05 서평원 아이피씨 이중화 경로구조
KR20020017283A (ko) * 2000-08-29 2002-03-07 윤종용 통신시스템의 이중화 방법
KR20030041280A (ko) * 2001-11-19 2003-05-27 엘지전자 주식회사 Ａｔｍ망에서의 크리티컬 링크 이중화 시스템 및 방법

Also Published As

Publication number Publication date
KR20030056105A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
JPH0778039A (ja) クロック選択制御方式
KR100448218B1 (ko) 이중화 보드 시스템 및 그의 이중화 보드 절체 방법
JPH09162782A (ja) ユニット切替装置
KR100378593B1 (ko) 이중 스위치 보드 및 이중화 방법
KR100228306B1 (ko) 핫-스탠바이 이중화 장치 및 그의 구현 방법
KR100205030B1 (ko) 고장장애를 극복할 수 있는 에이티엠 스위치
JP3268460B2 (ja) 伝送路切替制御方法およびその装置
KR100278703B1 (ko) 교환기에서 디바이스 액세스 버스 이중화 제어회로
KR100291033B1 (ko) 네트웍 시스템의 클락 이중화 관리 장치 및방법
KR100244196B1 (ko) 시스템의 주요 소자에 대한 이중화 회로
JPS61213932A (ja) 分散形２重系計算機システムおよびその制御方法
KR100825458B1 (ko) 기지국 제어장치 망동기 보드 이중화를 위한 이중화 보드장치
KR100372997B1 (ko) 에이티엠 교환 시스템에서의 클럭 절체 제어 장치 및 방법
JP3570334B2 (ja) 系切替装置
JPH0563802A (ja) 交換機の二重化装置
JP3150472B2 (ja) 冗長系の切替方法
JPS60259026A (ja) Ｎ：１の現用予備装置における自動切替方法
JP2658853B2 (ja) 通信制御装置
KR0139964B1 (ko) 패킷 교환장치의 패킷버스 상태정보 초기점검 방법
KR19990030149U (ko) 교환 시스템에서 에이티엠 포트 이중화 장치
KR19990052892A (ko) 전전자 교환기의 스탠바이측 프로세서 테스트 기능구현 방법
KR100498906B1 (ko) 사이드 정보를 이용한 이중화된 모듈간의 안정된 스위칭제어회로
JPH096638A (ja) 二重化計算機システム及びその切り替え装置
JPH0653944A (ja) 回線切替制御方式
KR20030033405A (ko) 통신 시스템의 가변형 보호채널 장치 및 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100901

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee