KR20000011960U - 아이피씨 이중화 경로구조 - Google Patents
아이피씨 이중화 경로구조 Download PDFInfo
- Publication number
- KR20000011960U KR20000011960U KR2019980024758U KR19980024758U KR20000011960U KR 20000011960 U KR20000011960 U KR 20000011960U KR 2019980024758 U KR2019980024758 U KR 2019980024758U KR 19980024758 U KR19980024758 U KR 19980024758U KR 20000011960 U KR20000011960 U KR 20000011960U
- Authority
- KR
- South Korea
- Prior art keywords
- link
- ipc
- division switch
- tlia
- slia
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 고안은 IPC 이중화 경로 구조에 관한 것으로, 시분할 스위치 프로세서(TLSP)의 제어를 받아 시분할 스위치 인터페이스 보드(TLIA-N) 및 공간 분할 스위치 인터페이스 보드(SLIA-N)가 각각의 하위 보드들과 듀얼 이중화 구조를 이루어 액티브와 스텐바이로 동작하는 IPC 이중화 경로 구조에 있어서, 링크 에러의 발생시에 상기 시분할 스위치 프로세서(TLSP)는 소프트웨어적인 경보(Alarm)신호를 발생시키고, 상기 시분할 스위치 인터페이스 보드(TLIA-N)는 상기 소프트웨어적인 경보신호를 받아 링크 절체를 위한 로컬 장애신호를 발생시키고, 상기 공간분할 스위치 인터페이스 보드(SLIA-N)는 상기 로컬 장애신호를 받아 하위 링크보드를 절체시키도록 구성된 것을 특징으로 한다.
이에 따라, 현재 점유하고 있는 IPC경로에 어떠한 이상이 발생해도 그 경로를 선택할 수 있게 됨에 따라 전전자 교환기의 신뢰성을 매우 향상킬 수 있게 된다.
Description
본 고안은 IPC(Inter-Processor Communication) 이중화 구조에 관한 것으로, 특히 현재 점유하고 있는 IPC 경로에 장애가 발생하였을 경우 정상적으로 절체되어 IPC 듀얼 다운(dual down) 현상을 방지하여 시스템의 신뢰성을 높이도록 하는 IPC 이중화 경로 구조에 관한 것이다.
도 1에는 종래의 IPC 이중화 구조가 도시된다.
도시된 바와 같이 시분할 스위치 프로세서(TLSP)(10)와 시분할 스위치 링크 블록(TSL)내에서 시분할 스위치와 링크보드의 인터페이스를 담당하는 시분할 스위치 인터페이스 보드(TLIA-N)(30,70)와 상기 시분할 스위치 인터페이스 보드(TLIA-N)(30,70)를 통해 연결되는 링크보드인 IPC 및 글로벌 버스 컨트롤 보드(IPGA)(20,60)와 중앙 데이터 링크 블록(CDL)내에서 공간 분할 스위치와 링크보드의 인터페이스를 담당하는 공간 분할 스위치 인터페이스 보드(SLIA-N)(40,80)와 상기 공간 분할 스위치 인터페이스 보드(SLIA-N)(40,80)에 연계되는 링크보드인 IPC 노드 보드(INDA)(50,90)로 구성된다.
상기 IPGA(20,60)와 TLIA-N(30,70)간, 상기 SLIA-N(40,80)과 INDA(50,90)간은 듀얼 이중화로 구성되어 있으며, 상기 SLIA-N(40,80)과 상기 TLIA-N(30,70)간은 광 케이블(optic cable)로 1:1로 연결되어 있다. 이때 이중화에 관계된 신호는 각 보드의 하드웨어 경보 정보만 이용한다.
상기 IPGA(20,60)와 TLIA-N(30,70)간에는 링크-A, 링크-B, 링크-C, 링크-D를 통해서 듀얼 이중화되어 액티브로 동작하는 어떤 링크에 장애가 발생하면 스텐바이로 대기하고 있는 링크로 절체되어 IPC 링크 경로가 유지될 수 있게 하고 있다.
마찬가지로 상기 SLIA-N(40,80)과 INDA(50,90)간에도 링크-a, 링크-b, 링크-c, 링크-d를 통해서 듀얼 이중화되어 어떤 링크에 장애가 발생하면 다른 링크를 사용함으로써 IPC 링크 경로가 유지될 수 있게 하였다.
상기 TLIA-N(30,70)는 연계된 링크중에서 클럭 장애(clock fail), 프레임 에러(frame error), 링크 장애(link fail), 패리티 에러(parity error)들로 인한 경보(Alarm)신호가 입력되면 해당 링크에 문제가 발생되었다는 로컬 장애 발생신호를 자체적으로 발생시켜 대기하고 있는 스텐바이 링크로 절체할 수 있게 하는 한편, 상기 IPGA(20,60)로 IPC Alarm 신호를 송신하여 링크의 문제 발생에 대한 대처를 할 수 있게 한다.
상기 SLIA-N(40,80)은 연계된 링크중에서 클럭 장애(clock fail), 프레임 에러(frame error), 링크 장애(link fail), 패리티 에러(parity error)들로 인한 Alarm신호가 입력되면 해당 링크에 문제가 발생되었다는 리모트 장애 발생신호(remote fail)를 자체적으로 발생시켜 대기하고 있는 스텐바이 링크로 절체할 수 있게 하는 한편, 상기 INDA(50,90)로 IPC Alarm 신호를 송신하여 링크의 문제 발생에 대한 대처를 할 수 있게 한다.
상기와 같은 종래의 IPC 이중화 경로 구조에서는 상기 IPGA(20,60)와 TLIA-N(30,70)간, SLIA-N(40,80)과 INDA(50,90)간에 주고 받는 신호는 Data, Clock, Alarm신호이다. 상기 Alarm신호는 이중화에 관련된 신호이며, 상기 TLIA-N(30,70) 및 SLIA-N(40,80)에서는 Alarm 신호가 발생되면(뜨면) 해당 링크로부터 스텐바이 링크로 라인만 절체하고 상대편 링크 보드(TLIA-N측의 Alarm발생시에는 SLIA-N, SLIA-N측의 Alarm 발생시에는 TLIA-N)에는 이 Alarm 신호를 전달하지 않는다.
따라서, 이중화에 사용되는 것은 하드웨어적인 Alarm 신호밖에 없기 때문에 상대측 링크(TLIA-N측의 Alarm 발생시에는 SLIA-N, SLIA-N측의 Alarm 발생시에는 TLIA-N)에서는 현재 점유하고 있는 경로를 그대로 유지하게 된다.
예를 들어, IPC경로가 링크-A와 링크-a를 점유하고 있다고 가정할 경우 이때 링크-A의 케이블이 탈장되거나 그 경로에 에러가 발생하였을 때, 상기 TLIA-N(A)(30)에서는 케이블 개방 Alarm을 수신하여 자체적으로 로컬 장애신호를 발생시켜 링크-B로 절체시킨다. IPGA(A)(20) 역시 링크-D로 절체시킨다. 그러나, 상기 TLIA-N(A)(30)로부터 상기 INDA(A)(50)로 그 Alarm 신호는 전달되지 않으므로, 상기 INDA(A)(50)에서는 그대로 링크-a를 점유하고 있는 상태로 남게 되고 이에 따라 IPC 경로는 끊기고 듀얼 다운 현상이 발생하는 문제점이 있다.
이에 본 고안은 상기 문제점을 해결하기 위하여 안출된 것으로, 링크 에러의 발생시 시분할 스위치 인터페이스 보드(TLIA-N)로부터 공간 분할 스위치 인터페이스 보드(SLIA-N)에 Alarm 신호를 전달하여 공간 분할 스위치 인터페이스 보드(SLIA-N)의 하위 링크보드에서의 링크절체를 수행하게 함으로써, 액티브와 스텐바이의 이중화 동작이 성공적으로 이루어지게 하는 IPC 이중화 경로 구조를 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 고안에 의한 IPC 인터페이스 이중화구조는 시분할 스위치 프로세서(TLSP)의 제어를 받아 시분할 스위치 인터페이스 보드(TLIA-N) 및 공간 분할 스위치 인터페이스 보드(SLIA-N)가 각각의 하위 보드들과 듀얼 이중화 구조를 이루어 액티브와 스텐바이로 동작하는 IPC 이중화 경로 구조에 있어서, 링크 에러의 발생시 상기 시분할 스위치 프로세서(TLSP)는 소프트웨어적인 Alarm 신호를 발생시키고, 상기 시분할 스위치 인터페이스 보드(TLIA-N)는 상기 소프트웨어적인 Alarm 신호를 받아 링크 절체를 위한 로컬 장애신호를 발생시키고, 상기 공간분할 스위치 인터페이스 보드(SLIA-N)는 상기 로컬 장애신호를 받아 하위 링크보드를 절체시키도록 구성된 것을 특징으로 한다.
도 1 은 종래의 IPC 이중화 구조도,
도 2 는 본 고안에 의한 IPC 이중화 구조도,
도 3 은 본 고안에 의한 시분할 스위치 인터페이스 보드의 구조도,
도 4 는 본 고안에 의한 공간 분할 스위치 인터페이스 보드의 구조도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 시분할 스위치 프로세서(TLSP)
20 : IPC 및 글로벌 버스 컨트롤 보드(IPGA)(A)
30 : 시분할 스위치 인터페이스 보드(TLIA-N)(A)
40 : 공간 분할 스위치 인터페이스 보드(SLIA-N)(A)
50 : IPC 노드 보드(INDA)(A)
60 : IPC 및 글로벌 버스 컨트롤 보드(IPGA)(B)
70 : 시분할 스위치 인터페이스 보드(TLIA-N)(B)
80 : 공간 분할 스위치 인터페이스 보드(SLIA-N)(B)
90 : IPC 노드 보드(INDA)(B)
이하 첨부한 도면을 참조로 하여 본 고안을 상세히 설명한다.
도 2에는 본 고안에 의한 IPC 이중화 구조도가 도시된다.
도시된 바와 같이 링크의 에러발생시 소프트웨어적인 Alarm 신호를 발생시키는 시분할 스위치 프로세서(TLSP)(10)와, 상기 시분할 스위치 프로세서(TLSP)(10)로부터 소프트웨적인 Alarm 신호를 받아 로컬 장애(local fail)신호를 발생시켜 대기중인 스텐바이 링크로 절체하는 시분할 스위치 인터페이스 보드(TLIA-N)(30,70)와, 상기 시분할 스위치 인터페이스 보드(TLIA-N)(30,70)로부터 Alarm신호를 받아 대기중인 스텐바이 링크로 절체하는 IPC 및 글로벌 버스 컨트롤 보드(IPGA)(20,60)와, 시분할 스위치 인터페이스 보드(TLIA-N)(30,70)로부터 로컬 장애(local fail)신호를 전달받아 리모트 장애(remote fail)신호를 발생시켜 대기중인 스텐바이 링크로 절체하는 공간 분할 스위치 인터페이스 보드(SLIA-N)(40,80)와, 상기 공간 분할 스위치 인터페이스 보드(SLIA-N)(40,80)로부터 Alarm 신호를 전달받아 절체하는 IPC 노드 보드(INDA)(50,90)로 구성된다.
상기 IPGA(20,60)와 TLIA-N(30,70)간에는 링크-A, 링크-B, 링크 C, 링크 D를 통해서 듀얼 이중화되어 액티브로 동작하는 어떤 링크에 장애가 발생하면 스텐바이로 대기하고 있는 링크로 절체되어 IPC 링크 경로가 유지될 수 있게 하고 있다.
마찬가지로 상기 SLIA-N(40,80)과 INDA(50,90)간에도 링크-a, 링크-b, 링크-c, 링크-d를 통해서 듀얼 이중화되어 어떤 링크에 장애가 발생하면 다른 링크를 사용함으로써 IPC 링크 경로가 유지될 수 있게 하였다.
또한 링크에러발생시 상기 TLSP(10)로부터 발생된 소프트웨어적인 Alarm 신호가 상기 TLIA-N(30,70)에 전달되어 상기 TLIA-N(30,70)에서 로컬 장애(local fail)신호를 발생시키며, 그 로컬 장애발생신호가 상기 SLIA-N(40,80)에 전달됨으로써 상기 SLIA-N(40,80)는 리모트 장애(remote fail)신호를 발생하게 되고 그에 따라 상기 INDA(50,90)에서도 절체가 이루어지게 하였다.
도 3에는 본 고안에 의한 TLIA-N(30,70)의 구성도가 도시된다.
도시된 바와 같이 상기 TLIA-N(30,70)는 연계된 링크중에서 클럭 장애(clock fail), 프레임 에러(frame error), 링크 장애(link fail), 패리티 에러(parity error)들로 인한 하드웨어적인 Alarm신호가 입력되거나, 상기 TLSP(10)으로부터 추가로 소프트웨어적인 Alarm신호(32,72)가 입력되면 해당 링크에 문제가 발생되었다는 로컬 장애 발생신호를 자체적으로 발생시켜 대기하고 있는 스텐바이 링크로 절체할 수 있게 하는 한편, 상기 IPGA(20,60)로 IPC Alarm 신호를 송신하여 링크의 문제 발생에 대한 대처를 할 수 있게 한다.
도 4에는 본 고안에 의한 SLIA-N(40,80)의 구성도가 도시된다.
도시된 바와 같이 상기 SLIA-N(40,80)은 연계된 링크중에서 클럭 장애(clock fail), 프레임 에러(frame error), 링크 장애(link fail), 패리티 에러(parity error)들로 인한 하드웨어적인 Alarm 신호가 입력되거나, 상기 TLIA-N(30,70)으로부터 로컬 장애(local fail) 발생신호(42,82)가 입력되면 해당 링크에 문제가 발생되었다는 리모트 장애 발생신호(remote fail)를 자체적으로 발생시켜 대기하고 있는 스텐바이 링크로 절체할 수 있게 하는 한편, 상기 INDA(50,90)로 IPC Alarm 신호를 송신하여 링크의 문제 발생에 대한 대처를 할 수 있게 한다.
상기 도 2에 도시된 "종래의 Alarm 발생신호"는 도 3 및 도 4에 도시된 클럭 장애(clock fail), 프레임 에러(frame error), 링크 장애(link fail), 패리티 에러(parity error)들로 인한 하드웨어적인 Alarm 신호를 의미한다.
종래의 경우에도 상기 TLIA-N(30,70)에서 로컬 장애(local fail)신호가 발생된다. 그러나. 그 로컬 장애신호는 TLIA-N(30,70)에서 내부적으로 사용되어 스텐바이 링크로 절체하게 하는데 그치고, 상기 SLIA-N(40,80)에는 전달되지 않았다.
그러나, 본 고안에서는 도 3에 도시된 바와 같이 상기 TLSP(10)으로부터 발생된 소프트웨어적인 Alarm신호(32)에 의해서 상기 TLIA-N(30,70)에서 자체적인 로컬 장애신호를 발생시켜 절체하게 할 뿐 아니라, 상기 도 4에 도시된 바와 같이 그 로컬 신호(42)를 SLIA-N(40,80)에 전달하여 SLIA-N(40,80)에서도 절체작업이 이루어질 수 있게 하였다.
상기와 같이 구성된 본 고안의 동작을 설명하면 다음과 같다.
IPC 경로가 링크-A와 링크-a를 점유하고 있을 때, 링크-A의 케이블이 탈장되거나 그 경로에 이상이 발생하였을 경우에는 TLSP(10)에서 TLIA-N(A)(30)로 소프트웨어적인 Alarm 신호를 전송한다. TLIA-N(A)(30)에서는 하드웨어적으로 이 신호를 이용하여 자체 로컬 장애(local fail)신호를 발생시켜 대기하고 있는 TLIA-N(B)(70)로 액티브를 절체시킨다. IPGA(A)에서도 링크-D로 절체된다.
상기 SLIA-N(A)(40)에서는 TLIA-N(A)로부터 로컬 장애신호를 전달받아 리모트 장애(remote fail)신호를 발생시켜 INDA(A)(50)로 송신한다. INDA(A)에서는 SLIA-N(A)으로부터 수신한 Alarm 신호를 가지고 링크-b로 절체된다. 따라서 IPC경로는 링크-D, 링크-b를 점유하면서 IPC 통신을 계속 유지하여 시스템의 IPC 다운현상을 막을 수 있게 된다.
마찬가지로, IPC 경로가 링크-C와 링크-c를 점유하고 있을 때, 링크-C의 케이블이 탈장되거나 그 경로에 이상이 발생하였을 경우에는 TLSP(10)에서 TLIA-N(B)(70)로 소프트웨어적인 Alarm 신호를 전송한다. TLIA-N(B)(70)에서는 하드웨어적으로 이 신호를 이용하여 자체 로컬 장애(local fail)신호를 발생시켜 대기하고 있는 TLIA-N(A)(30)로 액티브를 절체시킨다. IPGA(B)에서도 링크-B로 절체된다.
상기 SLIA-N(B)(80)에서는 TLIA-N(B)(70)로부터 로컬 장애신호를 전달받아 리모트 장애(remote fail)신호를 발생시켜 INDA(B)(90)로 송신한다. INDA(B)(90)에서는 SLIA-N(B)(80)으로부터 수신한 Alarm 신호를 가지고 링크-d로 절체된다. 따라서 IPC경로는 링크-B, 링크-d를 점유하면서 IPC 통신을 계속 유지하여 시스템의 IPC 다운현상을 막을 수 있게 된다.
이상에서 설명한 본 고안은 전술한 실시예 및 첨부된 도면에 의해 한정된 것이 아니고, 본 고안의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변환 및 변경이 가능한 것이 본 고안이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
본 고안에 의하면, 전전자 교환기의 가장 중요한 IPC통신의 이중화경로 구조에서 현재 점유하고 있는 IPC경로에 어떠한 이상이 발생하여도 그 경로를 선택할 수 있게 됨에 따라 전전자 교환기의 신뢰성을 매우 향상시킬 수 있게 된다.
Claims (1)
- 시분할 스위치 프로세서(TLSP)의 제어를 받아 시분할 스위치 인터페이스 보드(TLIA-N) 및 공간 분할 스위치 인터페이스 보드(SLIA-N)가 각각의 하위 보드들과 듀얼 이중화 구조를 이루어 액티브와 스텐바이로 동작하는 IPC 이중화 경로 구조에 있어서,링크 에러의 발생시 상기 시분할 스위치 프로세서(TLSP)는 경보(Alarm)신호를 발생시키고, 상기 시분할 스위치 인터페이스 보드(TLIA-N)는 상기 경보신호를 받아 링크 절체를 위한 로컬 장애신호를 발생시키고, 상기 공간분할 스위치 인터페이스 보드(SLIA-N)는 상기 로컬 장애신호를 받아 하위 링크보드를 절체시키도록 구성된 것을 특징으로 하는 IPC 인터페이스 이중화구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980024758U KR200236879Y1 (ko) | 1998-12-11 | 1998-12-11 | Ipc이중화경로구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980024758U KR200236879Y1 (ko) | 1998-12-11 | 1998-12-11 | Ipc이중화경로구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000011960U true KR20000011960U (ko) | 2000-07-05 |
| KR200236879Y1 KR200236879Y1 (ko) | 2001-10-25 |
Family
ID=69507347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980024758U KR200236879Y1 (ko) | 1998-12-11 | 1998-12-11 | Ipc이중화경로구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200236879Y1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020069433A (ko) * | 2001-02-26 | 2002-09-04 | 삼성전자 주식회사 | 전자식 교환기의 스위치계 장치 |
| KR100448218B1 (ko) * | 2001-12-27 | 2004-09-10 | 한국전자통신연구원 | 이중화 보드 시스템 및 그의 이중화 보드 절체 방법 |
-
1998
- 1998-12-11 KR KR2019980024758U patent/KR200236879Y1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020069433A (ko) * | 2001-02-26 | 2002-09-04 | 삼성전자 주식회사 | 전자식 교환기의 스위치계 장치 |
| KR100448218B1 (ko) * | 2001-12-27 | 2004-09-10 | 한국전자통신연구원 | 이중화 보드 시스템 및 그의 이중화 보드 절체 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR200236879Y1 (ko) | 2001-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984240A (en) | Distributed switching architecture for communication module redundancy | |
| US5357491A (en) | Clock selection control device | |
| KR200236879Y1 (ko) | Ipc이중화경로구조 | |
| KR100250660B1 (ko) | 프로세서간 통신 경로상의 문제점을 해결하기 위한 이중화 장치 | |
| KR20000040686A (ko) | Lan 선로의 이중화 시스템 | |
| KR100225532B1 (ko) | 전전자 교환기에서의 디바이스 이중화 장치 | |
| KR200317560Y1 (ko) | 이중화된 아이피씨링크 보드내의 액티브 감시회로ㅛ | |
| KR960003784B1 (ko) | 프로세서간 단위 통신망간의 상호 연결장치 및 그 운용방법 | |
| KR970004892B1 (ko) | 통신 버스를 이중화하는 장치 | |
| KR100299673B1 (ko) | 프로세서간 통신장치의 스탠바이 링크 테스트 방법 | |
| KR100231776B1 (ko) | 개인 휴대 통신 교환기의 프로세서간 통신 경로 절체 장치 | |
| KR0161163B1 (ko) | 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조 | |
| KR100285718B1 (ko) | 억세스망서브시스템과스위치망서브시스템간에이중화링크구조를가지는전전자교환기 | |
| KR200207602Y1 (ko) | 교환기에서 이중화부의 장애 방지 회로 | |
| KR200193996Y1 (ko) | 전전자 교환기의 이중화 공간분할 스위치장치 | |
| KR100359451B1 (ko) | 이동통신 시스템의 셀버스 이중화 장치 | |
| KR20000037970A (ko) | 전전자 교환기의 프로세서 링크 경로 제어 장치 | |
| KR0130335Y1 (ko) | 전전자 교환기의 입출력장치 이중화 구조 | |
| KR100194984B1 (ko) | 교환시스템의 u링크 신호 크로스 이중화 접속방법 | |
| KR200206030Y1 (ko) | 교환기 셀프간 이중화 인터페이스 구조 | |
| KR100193063B1 (ko) | 전전자교환기 내 광데이타 링크의 이중화 선택회로 | |
| KR100247008B1 (ko) | 이중화 모듈간 스위칭제어회로 | |
| KR0113154Y1 (ko) | 신호중계기의 망관리, 유지보수 이중화장치 | |
| KR20000054934A (ko) | 교환기 시스템내 보드 및 노드의 이중화 절체구조 | |
| JPS6350740B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |