KR20030041280A - Ａｔｍ망에서의 크리티컬 링크 이중화 시스템 및 방법 - Google Patents

Ａｔｍ망에서의 크리티컬 링크 이중화 시스템 및 방법 Download PDF

Info

Publication number
KR20030041280A
KR20030041280A KR1020010071921A KR20010071921A KR20030041280A KR 20030041280 A KR20030041280 A KR 20030041280A KR 1020010071921 A KR1020010071921 A KR 1020010071921A KR 20010071921 A KR20010071921 A KR 20010071921A KR 20030041280 A KR20030041280 A KR 20030041280A
Authority
KR
South Korea
Prior art keywords
link
critical
board
link state
register
Prior art date
Application number
KR1020010071921A
Other languages
English (en)
Inventor
박재영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020010071921A priority Critical patent/KR20030041280A/ko
Publication of KR20030041280A publication Critical patent/KR20030041280A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0668—Management of faults, events, alarms or notifications using network fault recovery by dynamic selection of recovery network elements, e.g. replacement by the most appropriate element after failure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM에서의 크리티컬 링크 이중화 구현 시스템 및 방법에 관한 것으로, 특히 종래 기술에서는 보드 장애나 탈장인 경우에만 다른 보드로 절체 기능을 제공하므로 크리티컬 링크의 장애시 복구 방법을 제공할 수 없는 단점이 있다. 따라서, 본 발명은 각 보드에 연결된 두개의 크리티컬 링크를 체크하여 링크 장애 시 다른 보드로 절체해주어 크리티컬 링크 장애시에도 이중화 절체가 가능하다는 장점이 있다.

Description

ＡＴＭ망에서의 크리티컬 링크 이중화 시스템 및 방법{SYSTEM AND METHOD FOR DUALIZING CRITICAL LINK IN ATM NETWORK}
본 발명은 ATM망에서의 이중화 시스템 및 방법에 관한 것으로, 특히 크리티컬 링크 장애에 따라 보드를 절체해주는 크리티컬 링크 이중화 시스템 및 방법에 관한 것이다.
도 1은 차세대 이동 통신 시스템의 ATM 스위치 네트워크 구성도이다.
도 1에 도시된 ASM(ATM Switch Module) 블럭내의 스위치 코어 페브릭인 ASCA(ATM Switch Controller B'd Assembly)와, ASM 블럭 내의 STM-1 I/F 보드인 ASIA(ATM STM-1 I/F B'd Assembly)와, ALS(ATM Low speed subscriber Module)블럭 내의 STM-1 I/F 보드인 ALMA(ATM Low speed Mux/demux B'd Assembly)와, 기지국 및 PCF(Packet Controll function) 블럭 내의 STM-1 I/F 보드인 BCRA(BS cell Route B'd Assembly)는 모두 이중화되어 있다.
즉, A측 보드에 장애가 발생하더라도 B측 보드로 바로 절체가 된다.
상기 도 1에 표시된 지점은 장애 발생시 다른 링크는 정상이더라도 기능이 마비될 수 있는 크리티컬 링크로 정의할 수 있는데, 도 2 a 내지 도 2c는 상기 크리티컬 링크 테이블도로서 각 크리티컬 링크 포인트를 표시하고 있다.
상술한 종래 기술에서는 이러한 링크 장애에 따른 복구를 할 수 없는 문제점이 있다.
따라서, 본 발명은 종래 기술의 문제점을 해결하기 위한 것으로, 크리티컬 링크를 수시로 체크하여, 장애가 발생하였을 경우 다른 보드로 절체해주는 ATM망에서의 크리티컬 링크 이중화 시스템 및 방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 일 실시 예는, 두 개의 보드로 이루어진 ATM망에서의 이중화 시스템에 있어서, 상기 두 개의 보드 각각에 구비되어 링크 상태 정보가 기록되는 크리티컬 링크 상태 레지스터부와; 상기 두 개 중 하나의 크리티컬 링크 상태 레지스터부에 기록된 링크 상태 정보를 나머지 크리티컬 링크 상태 레지스터부에 전송하는 전송부와; 상기 두 개의 보드 각각에 구비되어, 크리티컬 링크 상태 체크 결과값을 상기 크리티컬 링크 상태 레지스터부 기록하고, 링크 장애 발생에 따라 크리티컬 링크 상태 레지스터부에서 다른 보드의 링크 상태 정보를 판독하여 그 판독 결과에 따라 선택적으로 보드 절체를 수행하는 이중화 제어부로 구성된 것을 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명의 다른 실시 예는, 액티브 보드가 크리티컬 링크 상태를 체크하여 링크 장애 여부를 결정하는 제 1 단계와; 상기 제 1 단계의 체크 결과, 이전 링크 상태와 상이할 경우, 상기 링크 상태 정보가 스탠바이 보드에 전송되는 제 2 단계와; 상기 제 1 단계의 체크 결과, 링크 장애가 발생했을 경우, 스탠바이 보드로부터 전송된 스탠바이 보드의 링크 상태 정보에 따라 선택적으로 보드를 절체하는 제 3 단계로 구성되는 것을 특징으로 한다.
도 1은 차세대 이동 통신 시스템의 ATM 스위치 네트워크 구성도.
도 2a는 PCF 유니트의 링크 할당 테이블.
도 2b는 ASM 유니트의 링크 할당 테이블.
도 2c는 ALS 유니트의 링크 할당 테이블.
도 3은 본 발명에 따른 ATM 망에서의 크리티컬 링크 이중화 시스템의 블록 구성도.
도 4는 본 발명에 따른 ATM 망에서의 크리티컬 링크 이중화 방법을 설명하기 위한 플로우차트.
*** 도면의 주요 부분에 대한 부호 설명 ***
10 : 제 1 보드 20 : 제 2 보드
11, 21 : 이중화 제어부 12, 22 : 크리티컬 링크 레지스터
12A, 22A : 제 1 레지스터 12B, 22B : 제 2 레지스터
30 : 전송부
이하, 본 발명에 따른 일 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명에 따른 크리티컬 링크 이중화 시스템의 블록 구성도이다.
도 3을 참조하면, 본 발명에 따른 ATM 망에서의 크리티컬 링크 이중화 시스템은 두 개의 보드(10, 20)로 이루어지고, 상기 두 개의 보드 각각에 구비되어 링크 상태 정보가 기록되는 크리티컬 링크 상태 레지스터부(12, 22)와, 상기 두 개 중 하나의 크리티컬 링크 상태 레지스터부(12, 22)에 기록된 링크 상태 정보를 나머지 크리티컬 링크 상태 레지스터부에 전송하는 전송부(30)와, 상기 두 개의 보드 각각에 구비되어, 크리티컬 링크 상태 체크 결과값을 상기 크리티컬 링크 상태 레지스터부(12, 22) 기록하고, 링크 장애 발생에 따라 크리티컬 링크 상태 레지스터부(12, 22)에서 다른 보드의 링크 상태 정보를 판독하여 그 판독 결과에 따라 선택적으로 보드 절체를 수행하는 이중화 제어부(11, 21)로 구성된다.
크리티컬 상태 레지스터부(12, 22)는 상기 이중화 제어부(11, 21)가 체크한 링크 상태 정보가 기록되는 제 1 레지스터(ICSR : my critical link status register)(12A, 22A)와, 상기 전송부(30)를 통해 전송된 다른 보드의 제 1 레지스터(22A, 12A)에 기록되는 링크 상태 정보가 기록되는 제 2 레지스터(OCSR : other critical link status register)(12A, 22A)를 포함하여 구성된다.
상술한 바와 같이 구성된 시스템 상에서 동작 설명은 상기 이중화 제어부의 알고리즘 수행에 따라 구현되는 ATM망에서의 크리티컬 링크 이중화 방법 설명에 포함하여 설명하기로 한다.
도 4는 본 발명에 따른 ATM 망에서의 크리티컬 링크의 이중화 방법을 설명하기 위한 플로우차트이다.
도 4를 참조하면, 본 발명에 따른 크리티컬 링크의 이중화 방법은 액티브 보드가 크리티컬 링크 상태를 체크하여 링크 장애 여부를 결정하는 단계(S100~S150)와, 상기 단계(S100~S150)의 체크 결과, 이전 링크 상태와 상이할 경우, 상기 링크 상태 정보가 스탠바이 보드에 전송되는 단계(S160~S170)와, 상기 단계(S100~S150)의 체크 결과, 링크 장애가 발생했을 경우, 스탠바이 보드로부터 전송된 스탠바이 보드의 링크 상태 정보에 따라 선택적으로 보드를 절체하는 단계(S180~S190)로 이루어진다.
도 1 에 도시된 제 1 보드(10) 및 제 2 보드(20) 모두 액티브 또는 스탠바이 보드로 동작할 수 있지만, 본 발명의 이해를 도모하기 위해 제 1 보드(10)가 액티브 보드로 제 2 보드(20)가 스탠바이 보드로 동작되는 상태에서 설명하기로 한다.
우선 보드 초기화시, 이중화 제어부(11)는 크리티컬 링크 상태 레지스터(11) 및 다른 크리티컬 상태 레지스터(12)의 값을 1로 유지한다.
이중화 제어부(11)는 소정 시간 단위로 링크 상태를 체크하는데, 보통 100msec단위가 적당하다(S100).
이중화 제어부(11)는 상기 링크 상태 체크 결과, 두 개의 링크 포트 모두 장애가 있는지를 판단하여(S110), 판단 결과, 두 개의 링크 포트 모두 장애가 있을 경우, 두 개의 링크 포트 모두 장애가 있을 경우, 상기 이중화 제어부는 변수에 1을 지정한다(S120).
반면, 상기 S110의 판단 결과, 두 개의 링크 포트 모두 정상일 경우, 변수에0을 지정한다(S130).
그런 후, 상기 이중화 제어부(11)는 전 상태 변수와 지금 체크한 변수를 비교하여 링크 상태 천이가 일어났는지를 판단한다(S140).
상기 S140의 판단 결과, 링크 상태 천이가 일어났을 경우, 상기 이중화 제어부(11)는 제 1 레지스터(12A)에 상기 변수 값을 쓰고, 제 2 레지스터(12B)에 기록된 값을 읽는다(S150).
이 때, 제 1 레지스터(12A)에 기록된 값이 제 2 보드(20)의 제 2 레지스터(22B)에 자동으로 적힌다.
상기 S150의 과정 수행 후, 제 1 레지스터(12A) 값이 1 이고, 제 2 레지스터(12B)의 값이 0인지를 판단하여(S160), 즉, 제 1 보드(10)의 링크 상태가 장애가 있고, 제 2 보드(20)의 링크 상태가 정상일 경우, 보드를 절체한다(S170).
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.
상기에서 살펴본 본 발명은 링크 상태에 따라 보드가 절체되므로, 크리티컬 링크 장애도 이중화 절체가 가능하다는 이점이 있다.

Claims (4)

  1. 두 개의 보드로 이루어진 ATM망에서의 이중화 시스템에 있어서,
    상기 두 개의 보드 각각에 구비되어 링크 상태 정보가 기록되는 크리티컬 링크 상태 레지스터부와;
    상기 두 개 중 하나의 크리티컬 링크 상태 레지스터부에 기록된 링크 상태 정보를 나머지 크리티컬 링크 상태 레지스터부에 전송하는 전송부와;
    상기 두 개의 보드 각각에 구비되어, 크리티컬 링크 상태 체크 결과값을 상기 크리티컬 링크 상태 레지스터부 기록하고, 링크 장애 발생에 따라 크리티컬 링크 상태 레지스터부에서 다른 보드의 링크 상태 정보를 판독하여 그 판독 결과에 따라 선택적으로 보드 절체를 수행하는 이중화 제어부를 포함하여 구성되는 것을 특징으로 하는 ATM 망에서의 크리티컬 링크 이중화 시스템.
  2. 제 1항에 있어서, 상기 크리티컬 상태 레지스터부는
    상기 이중화 제어부가 체크한 링크 상태 정보가 기록되는 제 1 레지스터와;
    상기 전송부를 통해 전송된 다른 보드의 제 1 레지스터에 기록되는 링크 상태 정보가 기록되는 제 2 레지스터를 포함하여 구성되는 것을 특징으로 하는 ATM 망에서의 크리티컬 이중화 시스템.
  3. 액티브 보드가 크리티컬 링크 상태를 체크하여 링크 장애 여부를 결정하는제 1 단계와;
    상기 제 1 단계의 체크 결과, 이전 링크 상태와 상이할 경우, 상기 링크 상태 정보가 스탠바이 보드에 전송되는 제 2 단계와;
    상기 제 1 단계의 체크 결과, 링크 장애가 발생했을 경우, 스탠바이 보드로부터 전송된 스탠바이 보드의 링크 상태 정보에 따라 선택적으로 보드를 절체하는 제 3 단계로 구성되는 것을 특징으로 하는 ATM 망에서의 크리티컬 링크 이중화 방법.
  4. 제 3항에 있어서, 상기 제 1 단계는
    링크 상태 체크 결과, 두 개의 링크 모두 장애가 있을 경우에 링크 장애 상태로 결정하고, 두 개의 링크 중 하나 이상이 정상일 경우 링크 정상 상태로 결정하는 것을 특징으로 하는 ATM 망에서의 크리티컬 링크 이중화 방법.
KR1020010071921A 2001-11-19 2001-11-19 Ａｔｍ망에서의 크리티컬 링크 이중화 시스템 및 방법 KR20030041280A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010071921A KR20030041280A (ko) 2001-11-19 2001-11-19 Ａｔｍ망에서의 크리티컬 링크 이중화 시스템 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010071921A KR20030041280A (ko) 2001-11-19 2001-11-19 Ａｔｍ망에서의 크리티컬 링크 이중화 시스템 및 방법

Publications (1)

Publication Number Publication Date
KR20030041280A true KR20030041280A (ko) 2003-05-27

Family

ID=29570169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010071921A KR20030041280A (ko) 2001-11-19 2001-11-19 Ａｔｍ망에서의 크리티컬 링크 이중화 시스템 및 방법

Country Status (1)

Country Link
KR (1) KR20030041280A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448218B1 (ko) * 2001-12-27 2004-09-10 한국전자통신연구원 이중화 보드 시스템 및 그의 이중화 보드 절체 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448218B1 (ko) * 2001-12-27 2004-09-10 한국전자통신연구원 이중화 보드 시스템 및 그의 이중화 보드 절체 방법

Similar Documents

Publication Publication Date Title
KR20070033866A (ko) 정보 처리 장치, 통신 부하 분산 방법 및 통신 부하 분산프로그램을 기록한 기록 매체
JP2001256203A (ja) 冗長構成クロスバスイッチシステム
KR20030041280A (ko) Ａｔｍ망에서의 크리티컬 링크 이중화 시스템 및 방법
JP2001298457A (ja) Ａｔｍ交換機の回線切替え用ヘッダ変換回路及びそれに用いるヘッダ変換方法
US6034943A (en) Adaptive communication node for use in an inter-processor communications system
CN1312849C (zh) 路由器冗余系统及方法
JP5176914B2 (ja) 伝送装置及び冗長構成部の系切替え方法
JP3643239B2 (ja) パス切替回路及びパス切替方法
KR19990058410A (ko) 이중화된 통신 선로의 중복 정보 판단 방법
KR100448218B1 (ko) 이중화 보드 시스템 및 그의 이중화 보드 절체 방법
KR100290560B1 (ko) 에이티엠 시스템에서 셀 버스 이중화 및 제어장치
KR20020078165A (ko) 통신시스템의 최적화 정보 전송장치
KR100717945B1 (ko) 전전자교환기에서의 중계선 정합을 위한 디바이스 제어 장치
KR100441879B1 (ko) 전송라인보드의 가변적 이중화가 가능한 ａｔｍ 스위치시스템 및 그 방법
JPH10145408A (ja) リング型伝送装置のバイパス制御方式
KR100295480B1 (ko) 타임스위치/신호서비스프로세서(tlsp)의 이중화방법
JPH1065696A (ja) 通信ネットワークおよび障害通知方法
JP2000078153A (ja) 仮想パス切替装置
JPH07154391A (ja) スイッチ制御部の系切替方式
KR100519167B1 (ko) Ａｔｍ 교환시스템에서의 이중화 장치
KR100310225B1 (ko) 공유메모리를 사용한 메세지 전달부 레벨2 처리회로팩의 이중화회로
KR20020054151A (ko) 이더넷 망의 전송 경로 이중화 장치
KR19990058032A (ko) 에이티엠 교환기의 셀 경로 이중화장치 및 방법
JPS59188244A (ja) 系切替え方式
KR20020067800A (ko) 에이티엠을 이용한 멀티노드교환기에서의 이중화 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination