KR100310225B1 - 공유메모리를 사용한 메세지 전달부 레벨2 처리회로팩의 이중화회로 - Google Patents

공유메모리를 사용한 메세지 전달부 레벨2 처리회로팩의 이중화회로 Download PDF

Info

Publication number
KR100310225B1
KR100310225B1 KR1019960009526A KR19960009526A KR100310225B1 KR 100310225 B1 KR100310225 B1 KR 100310225B1 KR 1019960009526 A KR1019960009526 A KR 1019960009526A KR 19960009526 A KR19960009526 A KR 19960009526A KR 100310225 B1 KR100310225 B1 KR 100310225B1
Authority
KR
South Korea
Prior art keywords
unit
circuit pack
processing circuit
signal link
signaling link
Prior art date
Application number
KR1019960009526A
Other languages
English (en)
Other versions
KR970068433A (ko
Inventor
윤효섭
김준
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019960009526A priority Critical patent/KR100310225B1/ko
Publication of KR970068433A publication Critical patent/KR970068433A/ko
Application granted granted Critical
Publication of KR100310225B1 publication Critical patent/KR100310225B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54575—Software application
    • H04Q3/54591—Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M7/00—Arrangements for interconnection between switching centres
    • H04M7/06—Arrangements for interconnection between switching centres using auxiliary connections for control or supervision, e.g. where the auxiliary connection is a signalling system number 7 link
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2203/00—Aspects of automatic or semi-automatic exchanges
    • H04M2203/05—Aspects of automatic or semi-automatic exchanges related to OAM&P

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 공유 메모리를 사용한 메세지 전달부(Magnetic Trasfer Part : 이하 MTP라 칭한다.) 레벨 2 처리회로팩의 이중화 회로에 관한 것으로, 종래에는 회로팩간의 메세지 전송을 위해서는 다수의 회로팩이 요구될 뿐만 아니라, TDX-10 전전자 교환기 NO 7 공통선 신호 시스템에서의 MTP 레벨 2 처리회로팩 자체의 이중화 없이 MTP 레벨 3 처리회로팩의 메세지 경로 제어에 의한 이중화만을 구현하는 문제점이 있으므로, 본 발명 NO 7 공통선 신호방식에서 공유메모리를 사용하여 NO 7 공통선 방식을 사용하는 모든 시스템에 적용할 수 있으며, 회로팩당 8개의 신호링크를 수용하면, 이중화를 포함하여 32매로 구성할 수 있어 시스템 구축에 필요한 쉘프와 랙 등의 절감과, 보드의 장애로 인한 메세지 절환 등의 절차를 제거함으로써, 신호링크의 안전성을 확보할 수 있다.

Description

공유 메모리를 사용한 메세지 전달부 레벨 2 처리회로팩의 이중화회로
제 1 도는 종래의 메세지 전달부 레벨 2 처리회로의 블럭도,
제 2 도는 본 발명의 메세지 전달부 레벨 2 처리회로팩의 블럭도,
제 3 도는 본 발명의 공유 메모리 관리 블럭도이다.
* 도면의 주요부분에 대한 부호의 설명
10, 11 : 제어부 20, 21 : 장애처리부
30, 31 : 신호링크 처리부 40, 41 : MTP 레벨 3 정합부
50 : 메세지 저장부 51 : 신호 메세지 저장부
52 : 신호링크 상태 저장부 60 : 이중화 제어부
70, 71, 72, 73 : 버퍼
본 발명은 디지탈 이동통신 교환기(Code Division Multiplex Access : 이하 CDMA라 칭한다.)에서 공유 메모리를 사용한 메세지 전달부(Magnetic Trasfer Part : 이하 MTP라 칭한다.) 레벨 2 처리회로팩의 이중화 회로에 관한 것으로, 특히 NO 7 공통선 신호 방식에서 공유 메모리를 사용하여 MTP 레벨 2 처리회로팩을 이중화 하는 것으로, NO 7 공통선 신호방식을 사용하는 모든 시스템에 적용할 수 있도록 한 공유메모리를 사용한 MTP 레벨 2 처리회로팩의 이중화 회로에 관한 것이다.
일반적으로 기존의 NO 7 공통선 신호방식을 처리하기 위한 TDX-10 전전자 교환기의 NO 7 신호 시스템 중 MTP 레벨 2의 회로팩 블럭도를 보면, 제 1 도에 도시한 바와 같이 제어부, 장애처리부, 신호링크 처리부, MTP 레벨 3 정합부, 메세지 저장부로 구성되며, 상기와 같이 구성된 MTP 레벨 2 회로팩의 이중화 회로는 회로팩의 효과적인 제어와 신호 메세지의 송·수신을 담당하는 제어부(10)와; 상기 제어부(10)에서 회로팩내의 장애검출 및 통지 기능을 수행하는 장애처리부(20)와; 상기 장애처리부(20)에서하나의 신호링크와 정합되어 NO 7 공통선 신호방식의 MTP 레벨 2 프로토콜을 처리하는 기능을 하는 신호링크 처리부(30)와; 상기 신호링크 처리부(30)에서 회로팩과 상위인 MTP 레벨 3와의 메시지 송·수신을 담당하는 기능부로, TTL 레벨을 차동 레벨로 변환하는 기능과 패러럴 데이타를 시리얼 데이타로 변환하는 기능 및 그 역기능을 수행하는 MTP 레벨 3 정합부(40) 및; 송·수신 메세지를 저장하는 메세지 저장부(50)로 구성된다.
상기와 같이 구성된 제 1 도 MTP 레벨 2 회로팩의 이중화 회로 동작을 설명하면 다음과 같다.
기존의 MTP 레벨 2 처리회로팩은 제어부(10), 장애처리부(20), 신호링크 처리부(30), MTP 레벨 3 정합부(40), 메세지 저장부(50)의 기능부로 구성되며, 제어부(10)는 회로팩의 효과적인 제어와 신호 메세지의 송·수신을 담당하고, 장애처리부(20)는 회로팩내의 장애검출 및 통지기능을 수행한다. 신호링크 처리부(30)는 하나의 신호링크와 정합되어 NO 7 공통선 신호방식의 MTP 레벨 2 프로토콜을 처리하는 기능을 하며, 메세지 저장부(50)를 이용하여 송·수신 메세지를 저장한다. MTP 레벨 3 정합부(40)는 회로팩과 상위인 MTP 레벨 3와의 메시지 송·수신을 수행하는 기능부로 TTL 레벨을 차동 레벨로 변환하는 기능과 패러럴 데이타를 시리얼 데이타로 변환하는 그 역의 기능을 수행한다.
즉, 이중화에 있어서, 회로팩의 장애시 MTP 레벨 3 처리장치가 매세지 송·수신 경로를 제어하고, 현재 사용중인 신호링크를 통한 신호 메세지의 송·수신이 다른 MTP 레벨 2 처리회로팩을 경유하여 수행되도록 제어하는 구조를 사용하는 것이다.
상기와 같이 구성되어 동작하는 기존의 NO 7 신호 시스템은 제 1 도에서 보는 바와 같이 MTP 레벨 2 처리회로팩에 장애가 발생할 경우 정상인 MTP 레벨 2 처리회로팩으로의 메세지 전환으로 인한 메세지 증가의 불가피성으로 인하여, 메세지 처리시간의 지연이 일어나고, 메세지 절환을 위한 복잡한 절환절차를 수행하여야 하며, 또한 장애가 발생한 회로팩이 정상적으로 복구될 때까지 할당된 신호링크의 사용이 불가능함으로써, 하나의 MTP 레벨 2 처리회로팩에 사수의 신호링크를 수용할 경우의 회로팩 장애시 메세지 절환이 많고, 신호링크의 처리비용이 과다하게 되는 문제점이 있다.
또한, 기존의 TDX-10 전전자 교환기의 NO 7 공통선 신호 시스템은 MTP 레벨 2 처리회로팩 자체의 이중화 없이 MTP 레벨 3 처리회로팩의 메세지 경로 제어에 의한 이중화만을 구현하고 있다.
따라서 본 발명은 상기에 기술한 기존의 문제점을 해결하기 위해, 기존의 경로 제어에 의한 이중화 구조는 수용하면서, MTP 레벨 2 처리회로팩을 동작(Active), 대기(Standby)의 이중화를 구현하여 MTP 레벨 2 처리회로팩의 장애시에도 지속적인 서비스가 가능하도록 설계했으며, 신호링크 상태를 공유함으로써, 신호유닛의 동기를 확립한 이중화 구현을 특징으로 한다.
이를 위하여 제어부, 신호링크 처리부, 메세지 저장부, 장애처리부, 신호링크 상태 저장부 및 이중화 제어부의 기능부로 구성되며, 신호링크 상태를 공유함으로써, 신호유닛의 동기를 확립하여 이중화를 구현한다.
이하 본 발명의 구성 및 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다. (기존의 것과 같은 기능을 수행하는 구성은 동일 번호를 부여 하였다.)
제 2 도는 본 발명의 MTP 레벨 2 처리회로팩을 나타내는 블럭도로, 본 발명은 제어부(11), 신호링크 처리부(31), 장애처리부(21), MTP 레벨 3 정합부(41), 및 신호메세지 저장부(51)로 구성된 MTP 레벨 2 처리 회로팩의 이중화 회로에 있어서, 상기 MTP 레벨 2 처리회로팩은 동작측/대기측으로 이중화됨과 동시에 각 MTP 레벨 2 처리회로팩에는, 동작 상태일 경우 256 바이트 메모리 영역으로 상기 신호링크 처리부(31)에서 신호링크를 통한 신호유닛의 송·수신시에 발생하는 신호링크의 상태를 저장함과 동시에 메시지 송·수신 순서번호(FSN/FIB, BSN/BIB)를 저장하는 한편, 대기 상태일 경우 상기 제어부(11)의 제어하에 상기 동작측의 신호링크의 상태 및 메시지 송·수신 순서번호(FSN/FIB, BSN/BIB)를 주기적으로 리드하여 일치시키는 신호링크 상태저장부(52)및; 이중화 동작을 수행하는 이중화 제어부(60)가 추가로 구성된다.
상기와 같이 구성된 본 발명의 동작을 설명하면, 제어부(11)는 MTP 레벨 2 처리회로팩의 모든 동작을 효과적으로 제어하는 기능부로써, MTP 레벨 3 정합부(41)로부터 수신된 메세지를 분석하여 그 동작을 수행하고, 신호링크 처리부(31)와 MTP 레벨 3 정합부(41)와의 데이타 송·수신을 담당하며, 신호링크 처리부(31)는 신호링크를 통한 신호유닛의 송·수신을 담당하는 기능부로, 신호유닛 검출, 신호유닛 정렬 메세지 송·수신 순서제어등의 실제적인 MTP 레벨 2 기능을 수행한다. MTP 레벨 3 정합부(41)는 MTP 레벨 3 처리회로팩과의 정합을 수행하는 기능부로 MTP 레벨 3 처리회로팩으로부터 송·수신되는 차동레벨의 신호를 TTL 레벨의 신호로 변환하는 기능과 그 역의 기능을 한다. 신호 메세지 저장부(51)는 신호링크 처리부(31)에서 송·수신할 메시지를 저장하는 부분으로 128K 바이트의 메모리로 구성된다. 장애처리부(21)는 MTP 레벨 2 처리회로팩내의 이상유·무를 판별하여 상위인 MTP 레벨 3 처리장치로 보고하거나 자체를 리셋 시키는 기능을 한다.
신호링크 상태 저장부(52)는 256 바이트의 메모리 영역으로 신호링크 처리부(31)에서 신호링크를 통한 신호유닛의 송·수신시에 발생하는 신호링크의 상태를 저장하는데 사용되며, 또한 메세지 송·수신 순서번호(FSN/FIB, BSM/BIB)의 저장에도 사용된다. 이 신호링크 상태 저장부(52)는 동작/대기 양측에서 공유 가능한 구조로 설계되었으며, 동작측은 신호링크를 통한 신호유닛의 송·수신 상태에 관한 정보를 저장하고, 대기측은 이 공유 메모리의 상태가 변경될 때마다 자신의 신호링크 상태를 변경, 동작하여 신호링크와의 동기확립에 사용된다.
이중화 제어부(60)는 이중화 구현을 위해 추가되는 기능부로 현재의 MTP 레벨 2 처리회로팩에는 구현되지 않은 기능부이다. 이 이중화 제어부(60)는 제어부(11)의 제어를 받아 신호링크 처리부의 송·수신 경로를 제어하고, 신호링크 상태 저장부(52)의 리드/라이트를 제어한다.
이와 같은 MTP 레벨 2 처리회로팩의 공유 메모리 관리 동작을 제 3 도에 도시한 블럭도를 참조하여 설명하면 다음과 같다.
초기 전원 공급시 MTP 레벨 2 처리회로팩이 대기 상태이면 제어부(11)는 이중화 제어부(60)를 제어하며 신호링크 처리부(31)의 송·수신 경로를 결정하고 NO 7 신호방식의 MTP 레벨 2 프로토콜상의 초기 정렬과정을 수행한다. 이때 신호링크 상태 저장부(52)는 작동측에서 쓰기 가능상태, 대기측에서는 읽기 가능상태로 제어되며, 양측간의 인터럽트는 금지된다. 제어부(11)는 초기 정렬 과정을 성공적으로 수행하여 신호링크 상태가 인 서비스 가능 상태로 되면 루프백 경로를 해제하고 수신경로를 연결하여 정상적인 수신이 가능 하도록 설정하고, 양측간의 인터럽트가 가능하도록 제어한다. 인터럽트는 동작측에서 대기측 공유 메모리에 메세지 순서번호(FSN/FIB, BSM/BIB)의 쓰기를 수행하면 발생하도록 구성되어 있으며, 제어부(11)는 인터럽트가 발생하면 동작측의 변경된 메세지 순서번호와 자신의 메세지 순서번호를 일치시킴으로써, 송·수신 메세지를 일치시키고, 동작측의 장애가 발생하여 자신이 동작상태가 되면, 송신경로를 정상적으로 설정하여 메세지를 송·수신하여 장애 발생시에도 지속적인 서비스가 수행된다.
이상에서 상세히 설명한 바와 같이 본 발명은 NO 7 공통선 신호방식에서 공유메모리를 사용하여 MTP 레벨 2 처리회로팩을 이중화 하는 것으로, NO 7 공통선 신호방식을 사용하는 모든 시스템에 적용할 수 있으며, 회로팩당 8개의 신호링크를 수용하면, 이중화를 포함하여 32매로 구성할 수 있어 시스템 구축에 필요한 쉘프와 랙 등의 절감효과를 포함하여 60% 이상의 원가 절감을 할 수 있고, 보드의 장애로 인한 메세지 절환등의 절차를 제거하여 신호링크의 안전성을 확보 할 수 있는 효과가 있다.

Claims (1)

  1. 제어부(11), 신호링크 처리부(31), 장애처리부(21), MTP 레벨 3 정합부(41), 및 신호메세지 저장부(51)로 각각 구성된 MTP 레벨 2 처리회로팩의 이중화 회로에 있어서,
    상기 MTP 레벨 2 처리회로팩은 동작측/대기측으로 이중화됨 동시에 각 MTP 레벨 2 처리회로팩에는, 동작 상태일 경우 256 바이트 메모리 영역으로 상기 신호링크 처리부(31)에서 신호링크를 통한 신호유닛의 송·수신시에 발생하는 신호링크의 상태를 저장함과 동시에 메세지 송·수신 순서번호(FSN/FIB, BSN/BIB)를 저장하는 한편, 대기상태일 경우 상기 제어부(11)의 제어하에 상기 동작측의 신호링크의 상태 및 메세지 송·수신 순서번호(FSN/FIB, BSN/BIB)를 주기적으로 리드하여 일치시키는 신호링크 상태저장부(52)및; 이중화 동작을 수행하는 이중화 제어부(60)가 추가로 구성됨을 특징으로 하는 공유 메모리를 사용한 메세지 전달부 레벨 2 처리 회로팩의 이중화 회로.
KR1019960009526A 1996-03-30 1996-03-30 공유메모리를 사용한 메세지 전달부 레벨2 처리회로팩의 이중화회로 KR100310225B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960009526A KR100310225B1 (ko) 1996-03-30 1996-03-30 공유메모리를 사용한 메세지 전달부 레벨2 처리회로팩의 이중화회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960009526A KR100310225B1 (ko) 1996-03-30 1996-03-30 공유메모리를 사용한 메세지 전달부 레벨2 처리회로팩의 이중화회로

Publications (2)

Publication Number Publication Date
KR970068433A KR970068433A (ko) 1997-10-13
KR100310225B1 true KR100310225B1 (ko) 2001-12-17

Family

ID=37530905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009526A KR100310225B1 (ko) 1996-03-30 1996-03-30 공유메모리를 사용한 메세지 전달부 레벨2 처리회로팩의 이중화회로

Country Status (1)

Country Link
KR (1) KR100310225B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950035264A (ko) * 1994-05-31 1995-12-30 박성규 공통선 넘버 7 신호 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950035264A (ko) * 1994-05-31 1995-12-30 박성규 공통선 넘버 7 신호 장치

Also Published As

Publication number Publication date
KR970068433A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
AU722203B2 (en) Redundancy arrangement for telecommunications system
US6411599B1 (en) Fault tolerant switching architecture
CA2006489C (en) Distributed switching architecture for communication module redundancy
KR0131339B1 (ko) 스위칭 회로망
US4387456A (en) Alarm monitoring arrangements for digital telecommunications switching networks
CN100586101C (zh) 在作为目的地的第二层交换机之间切换
KR100310225B1 (ko) 공유메모리를 사용한 메세지 전달부 레벨2 처리회로팩의 이중화회로
KR100215571B1 (ko) 전전자 교환기의 데이터 백업방법
JPH1023482A (ja) 交換システム及びその二重化方法
JPS6027256A (ja) パケツト交換機の切替方式
KR100290560B1 (ko) 에이티엠 시스템에서 셀 버스 이중화 및 제어장치
US7171395B1 (en) Method for operating a secondary computer, switching devices for flawless operation and corresponding programme
KR20080039189A (ko) 이더넷 물리계층에서 상태정보 시그널링에 의한 이더넷링크 이중화 장치 및 그 방법
JP2664925B2 (ja) 回線切替方式
KR100291099B1 (ko) 디바이스 제어보드의 이중화 상태 보고 방법
KR950001517B1 (ko) 패킷호 제어 프로세서의 이중화 패킷 버스 제어회로
KR100275445B1 (ko) 신호중계 교환시스템에서의 통신경로 이중화 방법
JP2507609B2 (ja) Ｉｓｄｎ加入者インタフェ―ス装置
KR100318850B1 (ko) 이동통신 교환기에서의 메시지 전송장치
KR20050003684A (ko) 통신시스템의 이중화 보드 및 그 운용 방법
JP3355961B2 (ja) 伝送システム
KR200326001Y1 (ko) 전전자 교환기의 공간스위치의 이중화 장치
JPH04342332A (ja) 伝送系経路切替制御方式
JPS6148249A (ja) 回線切替装置
KR20010038971A (ko) 기지국 관리 시스템의 이중화를 위한 감시라인 운용방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060911

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee