JPH1023482A - 交換システム及びその二重化方法 - Google Patents

交換システム及びその二重化方法

Info

Publication number
JPH1023482A
JPH1023482A JP9077869A JP7786997A JPH1023482A JP H1023482 A JPH1023482 A JP H1023482A JP 9077869 A JP9077869 A JP 9077869A JP 7786997 A JP7786997 A JP 7786997A JP H1023482 A JPH1023482 A JP H1023482A
Authority
JP
Japan
Prior art keywords
unit
signal
message
transmission
circuit system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9077869A
Other languages
English (en)
Inventor
Kosho In
孝 ▲しょう▼ 尹
Tetsuko Cho
哲 浩 帳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH1023482A publication Critical patent/JPH1023482A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54575Software application
    • H04Q3/54591Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M7/00Arrangements for interconnection between switching centres
    • H04M7/06Arrangements for interconnection between switching centres using auxiliary connections for control or supervision, e.g. where the auxiliary connection is a signalling system number 7 link
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M2203/00Aspects of automatic or semi-automatic exchanges
    • H04M2203/05Aspects of automatic or semi-automatic exchanges related to OAM&P

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Telephonic Communication Services (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

(57)【要約】 【解決手段】 第7モジュール共通線信号方式でアクテ
ィブモードとスタンバイモードの二重化構成からなる交
換システムにおいて、メッセージ伝送処理回路系のデー
タリンクに接続され、前記メッセージ伝送処理回路系を
二重化するための二重化処理部100を備え、この二重
化処理部100が、信号ユニットの初期の経路設定処理
を実行する信号リンク処理部の整合部200と、動作モ
ードをループバックモードに設定する送受信経路制御部
210と、アクティブ側の送信経路から信号ユニットを
検出等する信号ユニット検出部230と、検出された順
序番号を記憶するメッセージ順序番号記憶部220と、
アクティブ側送信経路と整合する機能部として動作し、
前記アクティブ側送信経路を前記信号ユニット検出部に
接続するとともに、信号リンク状態をモニタする二重化
整合部240とを有する。 【効果】 システムの効率を増大させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、第7モジュール
の共通線の信号方式においてメッセージ伝達部(Messag
e Transfer part:MTP)のレベル2の処理回路パック
(level two process circuit pack)の二重化を図る交
換システム及びその二重化方法に関するものである。特
に、第7モジュール信号方式を使用するシステムのメッ
セージ伝達部レベルの2処理回路パックに障害が発生す
る場合に、メッセージ伝達部レベルの2処理回路パック
によって変換の手続きを実行することができ、信号リン
クの安全性を確保しており、回路パック当たりの多数の
信号リンクによって回路パックを構成して共通性を確保
しており、回路パック当たりの多数の信号リンクによっ
て回路パック(回路系)を構成して共通線の信号方式を
使用するすべてのシステムに適用されるようにしたもの
である。
【0002】
【従来の技術】従来の全電磁交換機(TDX−10)の
第7モジュール共通線の信号システムは、メッセージ伝
達部レベル2処理回路パックのメッセージの経路制御に
よる二重化のみを具現したので、メッセージ伝達部のレ
ベル2の回路系に障害が発生した場合にメッセージ伝達
部のレベル2の処理回路系上から変換の手続きを実行
し、メッセージ伝達部のレベル3の処理回路系の制御を
受けてメッセージ伝達部のレベル2の処理回路系を正常
的に可動するようになるので、前記正常的に回復される
ときまで割当された信号リンクの使用が不可能となりメ
ッセージの流れが停止された。
【0003】従来の第7モジュール共通線の信号方式を
処理するためのメッセージ伝達部レベル2回路系、つま
り従来の交換システムについて図3を参照しながら説明
する。図3は、従来の第7モジュール共通線の信号方式
を処理するためのメッセージ伝達部レベル2回路系つま
り従来の交換システムの構成を示すブロック図である。
【0004】図3において、10は制御部、20はエラ
ー補正部、30は信号リンク処理部、40はメッセージ
伝達部レベル3整合部、50はメッセージ記憶部であ
る。
【0005】制御部10は、メッセージ伝達部のレベル
2の回路系の効果的な制御を実行し、信号メッセージを
送受信する。エラー補正部20は、回路系内のエラー検
出とエラー通知機能を実行する。信号リンク処理部30
は、一つの信号リンクと整合され、第7モジュール共通
線の信号方式のメッセージ伝達部レベル2プロトコール
を処理し、メッセージ記憶部50を使用することにより
送受信メッセージを記憶する。また、メッセージ伝達部
レベル3整合部40は、メッセージ伝達部レベル3でメ
ッセージを送受信し、トランジスタ−トランジスタ論理
回路レベルを他のレベルに変換するとともにパラレルデ
ータをシリアルデータに変換する機能とそれらの逆機能
を実行する。
【0006】二重化処理を実行する場合、メッセージ伝
達部レベル3処理装置(メッセージ伝達部レベル3整合
部40)は、回路系にエラーが存在するときには、メッ
セージの送受信経路を制御する。すなわち、従来技術で
は、従来の信号リンクを通じた信号メッセージの送受信
が他のメッセージ伝達部レベル2処理回路系により実行
され、従来のメッセージ伝達部レベル2処理回路系が一
つの信号リンクのみに関して動作されるシステムである
ので、128個の信号リンクを形成するときには、12
8シート(sheets)の回路系が必要とされる。
【0007】さらに、128シートの回路系間のメッセ
ージ伝送のために複数の回路系が必要とされる。一つの
メッセージ伝達部レベル2処理回路系で複数の信号リン
クが使用される場合、その回路系でエラーが起こると多
数のメッセージ変換が増大され、このため信号リンクの
損失が増大する。従って、上述した障害の起因のため複
数の信号リンクを用いることは不可能であり、信号リン
クの処理コストを増大する。
【0008】
【発明が解決しようとする課題】上述したような従来の
交換システムでは、一つの回路系で複数の信号リンクが
使用される場合、その回路系でエラーが起こると多数の
メッセージ変換が増大され、このため信号リンクの損失
が増大し、上述した障害の起因のため複数の信号リンク
を用いることは不可能であり、信号リンクの処理コスト
を増大するという問題点があった。
【0009】この発明は、前述した問題点を解決するた
めになされたもので、二重化システムを提供することが
できる交換システム及びその二重化方法を得ることを目
的とする。
【0010】すなわち、この発明は、従来のメッセージ
伝達部レベル3の経路(通信路)制御に基づき二重化構
造を提供することを可能にするとともに、追加したメッ
セージ伝達部レベル2処理回路系でエラーが発生しても
継続的にサービスを提供することができる交換システム
及びその二重化方法を得ることを目的とする。
【0011】また、この発明は、第7共通線信号処理方
式で処理するための従来のメッセージ伝達部レベル2回
路系に二重化処理部を追加形成して二重化システムを提
供することができる交換システム及びその二重化方法を
得ることを目的とする。
【0012】さらに、この発明は、メッセージ伝達部レ
ベル2回路系を二重化することによって回路系当たり8
個の信号リンクを受信し、二重化を含んで32シート
(一つのボード当たり8個の信号リンク:32×8=2
56(128×2))を形成し、システムの構築に必要
とされるシェルフ(shelf)とラック(rack)を節約
し、60%以上の製造コストを節約し、レベル2回路系
で生じたエラーに起因するメッセージ変換のエラー処理
を除去することができ、信号リンクの安定性を確保する
ことができる交換システム及びその二重化方法を得るこ
とを目的とする。
【0013】
【課題を解決するための手段】この発明に係る交換シス
テムは、第7モジュール共通線信号方式でアクティブモ
ードとスタンバイモードの二重化構成からなる交換シス
テムにおいて、メッセージ伝送処理回路系のデータリン
クに接続され、前記メッセージ伝送処理回路系を二重化
するための二重化処理部を備えたものである。
【0014】また、この発明に係る交換システムは、前
記二重化処理部が、第7モジュール共通線信号方式で必
要とされる信号ユニットの初期の経路設定処理を実行す
るとともに、インサービス状態に遷移する信号リンク処
理部の整合部と、前記信号リンク処理部の整合部を制御
するとともに、動作モードをループバックモードに設定
する送受信経路制御部と、二重化整合部を経由してアク
ティブ側の送信経路から信号ユニットを検出し、メッセ
ージ送受信番号を抽出し、前記抽出したメッセージ送受
信番号をメッセージ順序番号記憶部に記憶し、信号ユニ
ット検出に必要とされるフラグを検出し0ビットを除去
する機能を実行するとともに、スタンバイモードになる
ように制御される信号ユニット検出部と、前記信号ユニ
ット検出部により検出された順序番号が記憶されている
メモリのデータを制御部からロードすることができるよ
うにするメッセージ順序番号記憶部と、アクティブ側送
信経路と整合する機能部として動作し、前記送受信経路
制御部によって制御され、前記アクティブ側送信経路を
前記信号ユニット検出部に接続するとともに、信号リン
ク状態をモニタする二重化整合部とを有するものであ
る。
【0015】さらに、この発明に係る交換システムの二
重化方法は、第7モジュール共通線信号方式で二重化構
成からなる交換システムの二重化方法において、メッセ
ージ伝送処理回路系の二重化のために、他方の回路系の
送信メッセージからメッセージ順序番号を検出するステ
ップと、前記検出された順序番号と一方のメッセージ順
序番号を同期化するステップと、同期化されかつ二重化
された回路系を形成するステップとを含むものである。
【0016】
【発明の実施の形態】
実施の形態1.この発明の実施の形態1について図1及
び図2を参照しながら説明する。図1は、この発明の実
施の形態1に係る、メッセージ伝達部レベル2処理回路
パック、つまり交換システムの構成を示すブロック図で
ある。また、図2は、この発明の実施の形態1に係る、
メッセージ伝達部レベル2処理回路パックの二重化処理
部の詳細な構成を示すブロック図である。なお、各図
中、同一符号は同一又は相当部分を示す。
【0017】図1において、10は制御部、20はエラ
ー補正部、30は信号リンク処理部、40はメッセージ
伝達部レベル3整合部、50はメッセージ記憶部、10
0は二重化処理部である。
【0018】図3に示す従来構成と異なるところは、メ
ッセージ伝達部レベル2処理回路パック(回路系)の主
要な構成要素である二重化処理部100を追加したこと
であり、この二重化処理部100はメッセージ伝達部レ
ベル2処理回路パック間の二重化動作を実行する。
【0019】図2において、200は整合部、210は
送受信経路制御部、220はメッセージ順序番号記憶
部、230は信号ユニット検出部、240は二重化整合
部である。二重化処理部100は、整合部200と、送
受信経路制御部210と、メッセージ順序番号記憶部2
20と、信号ユニット検出部230と、二重化整合部2
40とを含む。
【0020】整合部200は、第7モジュール共通線の
信号方式で必要とされる信号ユニットの初期の整列(al
ignment)プロセス(初期の経路設定処理)を実行し、
動作状態をインサービス状態(in-service state)に遷
移する。
【0021】送受信経路制御部210は、信号リンク処
理部の整合部200を制御してループバックモード(lo
op-back mode)に設定する。
【0022】信号ユニット検出部230は、二重化整合
部240を経由したアクティブ(現用)側の送信経路か
ら信号ユニットを検出し、メッセージ順方向順序番号
(FSN:forward sequence number)を抽出し、その
番号をメッセージ順序番号記憶部220に記憶し、信号
ユニット検出に必要なフラグを検出し、「0」ビットを
除去し、そしてスタンバイモード(予備側)のみでシス
テムが動作するように制御される。
【0023】なお、以下、FIB(forward indicate b
it)は順方向指示ビット、BSN(backward sequence
number)は逆方向順序番号、BIB(backward indicat
e bit)は逆方向指示ビットをそれぞれ示す。
【0024】メッセージ順序番号記憶部220は、信号
ユニット検出部230によって検出された順序番号FS
N/FIB、BSN/BIBが記憶された、2バイトメ
モリをロードすることができるように制御する。
【0025】また、二重化整合部240は、アクティブ
(現用)側の回路系と整合し、送受信経路制御部210
の制御を受信し、アクティブ側の送信経路を信号ユニッ
ト検出部230と接続し、信号リンク状態(signal lin
k state)をモニタする機能部として動作する。
【0026】本願発明に係る回路系で二重化動作が実行
され、スタンバイモードでアクティブな回路系の動作が
中断されるときには、メッセージ変換動作が実行され
る。故障回路系が修理され、この修理された回路系に初
期電源が供給されるときには、メッセージ伝達部レベル
2処理回路系がスタンバイモードであれば、信号リンク
処理部の整合部200は送受信経路制御部210によっ
て制御され、ループバックモードにリセットされる。そ
の後、第7モジュール共通線の信号方式で必要とされる
信号ユニットの初期経路設定処理が、インサービス状態
に遷移するために実行される。
【0027】前記ループバックモードを実行するため
に、フレームの受信時間がシフトレジスタを利用して拡
張(遅延)され、信号リンクがインサービス状態に遷移
すると、前記ループバックモードが送受信経路制御部2
10の制御に従い解除される。
【0028】信号ユニット検出部230は、二重化整合
部240を経由するアクティブ側の送信経路から信号ユ
ニットを検出し、メッセージ送受信(順序)番号FSN
/FIB、BSN/BIBを抽出し、メッセージ順序番
号記憶部220に前記番号を記憶するための機能ユニッ
トとして動作し、信号ユニット検出のために必要とされ
るフラグを検出し、“0”ビットを除去するとともに、
スタンバイモードに操作される。
【0029】メッセージ順序番号記憶部220は、信号
ユニット検出部230によって検出された順序番号FS
N/FIB、BSN/BIBを記憶するために、2バイ
トのメモリデータをロードするとともに、送受信経路制
御部210から読む。
【0030】二重化整合部240は、アクティブ側の回
路系に整合させるための機能部として動作し、送受信経
路制御部210によって制御され、アクティブ側送信経
路を信号ユニット検出部230に接続するとともに、信
号リンク状態をモニタする。
【0031】送受信経路制御部210は、信号リンク処
理部30の状態とアクティブ側の信号リンク処理部30
の状態を同期化し、メッセージの送受信経路を制御する
とともに、制御部10によって制御される。
【0032】上記機能部は、回路系が初期経路設定ため
の初期電源供給時にスタンバイモードであると、信号リ
ンク処理部の整合部200をループバックモードに設定
し、二重化整合部240の経路を制御するとともに、ア
クティブ側信号リンク処理部30のメッセージの順序番
号を抽出する。
【0033】初期の経路設定が完了されるとともに、信
号リンク処理部30の状態がインサービス状態になる
と、信号リンク処理部の整合部200のループバックモ
ードは解除され、抽出されたメッセージ順序番号と信号
リンク処理部のメッセージ送受信番号は同期化され、二
重化整合部240の受信経路は接続される。
【0034】制御部10は、検出されたメッセージ順序
番号FSN/FIB、BSN/BIBの順序で信号リン
ク処理部30のメッセージ順序番号と信号リンク処理部
30によって実行される(扱われる)メッセージを周期
的に同期化し、アクティブ側でエラーが発生すると、ア
クティブ側の送信経路と二重化整合部240のモニタ経
路が遮断され、信号リンクの送信経路が活性化されて、
信号リンクにダメージを与えずにサービスを継続的に実
行することが可能となる。
【0035】二重化された回路系においてアクティブモ
ード(現用側)の回路系でエラーが発生すると、スタン
バイモード(予備側)の回路系は直ちに動作され、エラ
ーが発生した回路系は修復され、この修復された回路系
はアクティブモードの回路系が駆動される信号に同期化
してスタンバイモードの回路系となり、回路系の通常状
態に同期化する。
【0036】この実施の形態1に係る、第7モジュール
共通線の信号方式のメッセージ伝達部のレベル2処理回
路系ための二重化装置及びその実現方法は、基本的に、
他の回路系の受信メッセージ順序番号を検出するととも
に、メッセージ順序番号を同期化してレベル2処理回路
系を二重化するものに関する。さらに、レベル2処理回
路系でエラーが発生すると、そのエラーは二重化を利用
することによって直ちに修復されて、システムの効率を
増大させる。
【0037】
【発明の効果】この発明に係る交換システムは、以上説
明したとおり、第7モジュール共通線信号方式でアクテ
ィブモードとスタンバイモードの二重化構成からなる交
換システムにおいて、メッセージ伝送処理回路系のデー
タリンクに接続され、前記メッセージ伝送処理回路系を
二重化するための二重化処理部を備えたので、システム
の効率を増大させることができるという効果を奏する。
【0038】また、この発明に係る交換システムは、以
上説明したとおり、前記二重化処理部が、第7モジュー
ル共通線信号方式で必要とされる信号ユニットの初期の
経路設定処理を実行するとともに、インサービス状態に
遷移する信号リンク処理部の整合部と、前記信号リンク
処理部の整合部を制御するとともに、動作モードをルー
プバックモードに設定する送受信経路制御部と、二重化
整合部を経由してアクティブ側の送信経路から信号ユニ
ットを検出し、メッセージ送受信番号を抽出し、前記抽
出したメッセージ送受信番号をメッセージ順序番号記憶
部に記憶し、信号ユニット検出に必要とされるフラグを
検出し0ビットを除去する機能を実行するとともに、ス
タンバイモードになるように制御される信号ユニット検
出部と、前記信号ユニット検出部により検出された順序
番号が記憶されているメモリのデータを制御部からロー
ドすることができるようにするメッセージ順序番号記憶
部と、アクティブ側送信経路と整合する機能部として動
作し、前記送受信経路制御部によって制御され、前記ア
クティブ側送信経路を前記信号ユニット検出部に接続す
るとともに、信号リンク状態をモニタする二重化整合部
とを有するので、システムの効率を増大させることがで
きるという効果を奏する。
【0039】さらに、この発明に係る交換システムの二
重化方法は、以上説明したとおり、第7モジュール共通
線信号方式で二重化構成からなる交換システムの二重化
方法において、メッセージ伝送処理回路系の二重化のた
めに、他方の回路系の送信メッセージからメッセージ順
序番号を検出するステップと、前記検出された順序番号
と一方のメッセージ順序番号を同期化するステップと、
同期化されかつ二重化された回路系を形成するステップ
とを含むので、システムの効率を増大させることができ
るという効果を奏する。
【図面の簡単な説明】
【図1】 この発明の実施の形態1の構成を示すブロッ
ク図である。
【図2】 この発明の実施の形態1の二重化処理部の詳
細構成を示すブロック図である。
【図3】 従来のメッセージ伝達部レベル2処理回路パ
ックの構成を示すブロック図である。
【符号の説明】
10 制御部、20 エラー補正部、30 信号リンク
処理部、40 メッセージ伝達部レベル3整合部、50
メッセージ記憶部、100 二重化処理部、200
整合部、210 送受信経路制御部、220 メッセー
ジ順序番号記憶部、230 信号ユニット検出部、24
0 二重化整合部。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 第7モジュール共通線信号方式でアクテ
    ィブモードとスタンバイモードの二重化構成からなる交
    換システムにおいて、 メッセージ伝送処理回路系のデータリンクに接続され、
    前記メッセージ伝送処理回路系を二重化するための二重
    化処理部を備えたことを特徴とする交換システム。
  2. 【請求項2】 前記二重化処理部は、 第7モジュール共通線信号方式で必要とされる信号ユニ
    ットの初期の経路設定処理を実行するとともに、インサ
    ービス状態に遷移する信号リンク処理部の整合部と、 前記信号リンク処理部の整合部を制御するとともに、動
    作モードをループバックモードに設定する送受信経路制
    御部と、 二重化整合部を経由してアクティブ側の送信経路から信
    号ユニットを検出し、メッセージ送受信番号を抽出し、
    前記抽出したメッセージ送受信番号をメッセージ順序番
    号記憶部に記憶し、信号ユニット検出に必要とされるフ
    ラグを検出し0ビットを除去する機能を実行するととも
    に、スタンバイモードになるように制御される信号ユニ
    ット検出部と、 前記信号ユニット検出部により検出された順序番号が記
    憶されているメモリのデータを制御部からロードするこ
    とができるようにするメッセージ順序番号記憶部と、 アクティブ側送信経路と整合する機能部として動作し、
    前記送受信経路制御部によって制御され、前記アクティ
    ブ側送信経路を前記信号ユニット検出部に接続するとと
    もに、信号リンク状態をモニタする二重化整合部とを有
    することを特徴とする請求項1記載の交換システム。
  3. 【請求項3】 第7モジュール共通線信号方式で二重化
    構成からなる交換システムの二重化方法において、 メッセージ伝送処理回路系の二重化のために、他方の回
    路系の送信メッセージからメッセージ順序番号を検出す
    るステップと、 前記検出された順序番号と一方のメッセージ順序番号を
    同期化するステップと、 同期化されかつ二重化された回路系を形成するステップ
    とを含むことを特徴とする交換システムの二重化方法。
JP9077869A 1996-03-29 1997-03-28 交換システム及びその二重化方法 Pending JPH1023482A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960009236A KR100212183B1 (ko) 1996-03-29 1996-03-29 제7모듈 공통선 신호방식에서 메세지전달부 레벨2처리회로팩의 이중화장치 및 그 구현방법
KR1996-9236 1996-03-29

Publications (1)

Publication Number Publication Date
JPH1023482A true JPH1023482A (ja) 1998-01-23

Family

ID=19454514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9077869A Pending JPH1023482A (ja) 1996-03-29 1997-03-28 交換システム及びその二重化方法

Country Status (2)

Country Link
JP (1) JPH1023482A (ja)
KR (1) KR100212183B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100372051B1 (ko) * 2000-04-20 2003-02-14 주식회사 하이닉스반도체 차세대 이동통신 시스템에서 호 처리 방법
JP2010204940A (ja) * 2009-03-03 2010-09-16 Fujitsu Ltd リンクアップ状態形成方法、情報処理装置およびリンクアップ状態形成プログラム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299673B1 (ko) * 1998-12-16 2001-09-06 서평원 프로세서간 통신장치의 스탠바이 링크 테스트 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100372051B1 (ko) * 2000-04-20 2003-02-14 주식회사 하이닉스반도체 차세대 이동통신 시스템에서 호 처리 방법
JP2010204940A (ja) * 2009-03-03 2010-09-16 Fujitsu Ltd リンクアップ状態形成方法、情報処理装置およびリンクアップ状態形成プログラム
US8539127B2 (en) 2009-03-03 2013-09-17 Fujitsu Limited Linkup state generating method, information processing apparatus, and linkup state generating program

Also Published As

Publication number Publication date
KR100212183B1 (ko) 1999-08-02
KR970068431A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
CN100534024C (zh) 基于工业以太网的故障处理方法、系统及一种交换设备
JPH06348528A (ja) バックアップ切り換え制御方法
WO2009043868A1 (en) System and method for signal failure detection in a ring bus system
CN101645915A (zh) 一种磁盘阵列主机通道子卡、在线切换系统及其切换方法
CN100586101C (zh) 在作为目的地的第二层交换机之间切换
JPH1023482A (ja) 交換システム及びその二重化方法
JP2500743B2 (ja) ディジタルクロスコネクト装置
CN100364246C (zh) 一种通信网络设备中实现单板备份的方法及装置
KR20040020727A (ko) 통신처리 시스템의 이더넷 스위칭 보드의 이중화 장치
KR960003784B1 (ko) 프로세서간 단위 통신망간의 상호 연결장치 및 그 운용방법
KR100291033B1 (ko) 네트웍 시스템의 클락 이중화 관리 장치 및방법
JP2000222294A (ja) 計算機システム及びバス障害回復方法
KR100310225B1 (ko) 공유메모리를 사용한 메세지 전달부 레벨2 처리회로팩의 이중화회로
JPH04235656A (ja) チャネル装置制御方式
KR20000059718A (ko) 피엘씨 이중화 시스템의 논스톱 운전방법 및 회로
JP4232737B2 (ja) ネットワーク装置
KR100825458B1 (ko) 기지국 제어장치 망동기 보드 이중화를 위한 이중화 보드장치
KR100519167B1 (ko) Atm 교환시스템에서의 이중화 장치
JP2000078159A (ja) Vp切替装置及びそれに用いるコネクション監視方法並びにその制御プログラムを記録した記録媒体
JP2508606B2 (ja) 二重化装置
JPH06152570A (ja) 二重化データ処理装置における系切替え処理方式
KR100275445B1 (ko) 신호중계 교환시스템에서의 통신경로 이중화 방법
JPH0669926A (ja) 相互監視システム
JPH0865329A (ja) 伝送制御方式
JP2001036510A (ja) 制御装置の二重化方式および装置間回線二重化方式