JP4232737B2 - ネットワーク装置 - Google Patents

ネットワーク装置 Download PDF

Info

Publication number
JP4232737B2
JP4232737B2 JP2004371114A JP2004371114A JP4232737B2 JP 4232737 B2 JP4232737 B2 JP 4232737B2 JP 2004371114 A JP2004371114 A JP 2004371114A JP 2004371114 A JP2004371114 A JP 2004371114A JP 4232737 B2 JP4232737 B2 JP 4232737B2
Authority
JP
Japan
Prior art keywords
partial link
node
path
switch
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004371114A
Other languages
English (en)
Other versions
JP2006178734A (ja
Inventor
憲行 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2004371114A priority Critical patent/JP4232737B2/ja
Publication of JP2006178734A publication Critical patent/JP2006178734A/ja
Application granted granted Critical
Publication of JP4232737B2 publication Critical patent/JP4232737B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、複数個の演算プロセッサからなる演算処理装置、主記憶装置、これら各装置を結合する相互結合網より構成されるマルチプロセッサ構成の並列計算機のネットワーク装置に関する。
複数の演算ノードと相互結合網から構成される並列計算機において、演算ノードと相互結合網間のパスのデータ幅を特定バイト幅でスライスし、相互結合網において、スライスされた各バイト(又はビット)をそれぞれ別々のスイッチ装置で受け持つようにして各スイッチ装置の回路量の低減を図るようにした相互結合網が、従来より、知られている(例えば特許文献1、2参照)。特許文献1には、ハードウエアフロー制御を実現したビットスライス方式のクロスバスイッチ回路が開示されており、転送形態(転送データのビット幅、分割幅)の拡張性に柔軟に対応可能とされている。また、特許文献2には、スイッチが複数ポート(16ポート)の各々について8バイト幅のアドレス・データ転送路と、機能制御信号とを接続インタフェースとして持ち、8バイト幅のアドレス・データ転送路は、2バイト単位にスライス分割され、予備の1スライスを加えた5スライス構成で5個のスイッチングLSIにより接続される構成が開示されている。さらに、冗長構成のクロスバスイッチを備え、クロスバスイッチに障害発生時、障害情報に基づき障害処理回路がクロスバスイッチの入力部及び出力部に設けられた選択回路を制御し、システム再立ち上げ後、障害のあるクロスバスイッチを回避した運用を可能とした構成が知られている(特許文献3)。また、クロスバスイッチに接続される各ノードの送受信部を予め複数種類の送受信データ幅に選択的に適合できる構成とした並列計算機も知られている(特許文献4)。そして、ビットスライス型スイッチで構成されるネットワークで、あるスライスの転送データが欠落しても、これを回復する能力をもつ誤り訂正符号を選択し、これににより生成される冗長ビットを転送データとともに転送する並列プロセッサも知られている(特許文献5)。特許文献5においては、データ通信路で2つのスライス故障による誤りを検出することが可能な誤り訂正符号の符号化回路と復号回路を設けたプロセッサを備えている。
特開平8− 88872号公報 特開平10−143465号公報 特開平2001−256203号公報 特開平2002−229963号公報 特開平10−254842号公報
しかしながら、従来の並列計算機は下記記載の問題点を有している。
あるスイッチ装置が故障した場合に、該スイッチ装置を交換修理処置後、相互結合網に組み込みを行う場合、全ての演算ノードにおいて、一旦、演算ノードから相互結合網を切り離し、再度、相互結合網の組み込みを行う。このため、演算ノードからの相互結合網の切り離しから組み込みの期間において、該演算ノードは他の演算ノード間との通信を行うことができない。その理由は、演算ノードから各スイッチ装置の組み込みは、全てのスイッチ装置を同時に組み込みすることしか出来ないためである。
したがって、本発明の目的は、並列計算機をなす演算ノードからの相互結合網全体の切り離し・組み込みを行うことなく、スイッチ装置単位での組み込み・切り離しを可能とし、高信頼性を向上させるネットワーク装置を提供することにある。
本願で開示される発明は、前記目的を達成するため、概略以下の構成とされる。
本発明の1つのアスペクトに係る並列計算機においては、演算ノードにおいては、相互結合網との接続部に、送信側パーシャルリンク装置と受信側パーシャルリンク装置とを設け、相互結合網を構成するスイッチ装置においては、演算ノードとの接続部に、送信側パーシャルリンク装置、および受信側パーシャルリンク装置を備え、演算ノードからのリンク接続の制御(切り離しと組み込み)を、相互結合網を構成するスイッチ装置単位で個別に出来るようにしている。
本発明において、前記演算ノードと前記相互結合網間のパスは、予め定められた所定のバイトパス毎にスライスされており、前記演算ノードと前記スイッチ装置は、スライスされたバイトパス毎に、送信側パーシャルリンク装置と受信側パーシャルリンク装置を有する。
本発明において、前記演算ノードと前記相互結合網間の通信パスが、データパスと冗長パスとを含み、前記データパス及び前記冗長パスとが、それぞれ、予め定められた所定バイトパス幅に、分割スライスして構成されており、前記データパス及び前記冗長パスの前記スライスされた各バイトパスは、前記相互結合網の前記スイッチ装置のそれぞれに接続されており、前記演算ノードは、エラー検出訂正装置を有し、所定のバイトのパス、もしくは所定のスイッチ装置が閉塞した場合にも、エラー訂正を行うことで前記演算ノード間の通信を継続して行うことが可能とされる。
本発明において、前記演算ノードが前記相互結合網に対してリンク接続を行うにあたり、前記演算ノードのパーシャルリンク制御部は、送信側パーシャルリンク装置に対しリンク指示を送出し、前記送信側パーシャルリンク装置は、前記相互結合網のスイッチ装置に対し、リンク信号を送出し、前記相互結合網のスイッチ装置の受信側パーシャルリンク装置が、演算ノードよりリンク信号を受信すると、該演算ノードとのリンクが成立したと判断し、前記演算ノードのパスを閉塞状態から開通状態に移行させる。
本発明において、故障停止したスイッチ装置の修理復旧後、組み込み処理を行う場合、前記スイッチ装置のパーシャルリンク制御装置は、前記スイッチ装置の全ての送信側パーシャルリンク装置に対しパーシャルリンク開始指示通知を発行し、前記送信側パーシャルリンク装置は前記演算ノードに対し、パーシャルリンク開始指示通知を送信し、前記演算ノードの受信側パーシャルリンク装置は、パーシャルリンク開始指示通知を受信すると、スイッチ識別情報を添付して前記演算ノードのパーシャルリンク制御装置にその旨を通知し、前記パーシャルリンク制御装置は、パーシャルリンク開始指示通知を受け、前記相互結合網の該スイッチ装置に対しパーシャルリンクを開始する。
本発明によれば、相互結合網を構成するスイッチ装置単位の組み込み切り離し、組み込みを行う手段を備えたことにより、演算ノードからの相互結合網全体の切り離し組み込みを行うことなく、スイッチ装置単位で組み込み切り離しを行うことにより、高信頼性を向上させることができる。
また、本発明においては、あるスイッチ装置が故障した場合に、該スイッチ装置を交換修理処置後に、相互結合網に組み込む場合、演算ノードを相互結合網から切り離すことなく、該スイッチ装置を組み込みを行うことが可能とされており、演算ノード間通信を停止することを不要としている。このため、演算ノード間通信の可用性を向上することができる。
さらに、本発明によれば、パーシャルリンク通知を相互結合網から演算ノード側に通知させ、これを契機に、演算ノードがパーシャルリンク動作を行う。したがって、リンク組み込み指示を相互結合網から行うことが出来る。
上記した本発明についてさらに詳細に説述すべく、添付図面を参照して以下に説明する。
図1は、本発明の一実施の形態の並列計算装置の構成を示す図である。図1を参照すると、(m+1)個(mは1以上の整数)の演算ノード10(演算ノード#0、#1、…、#m)は、それぞれ演算処理を行う装置である。相互結合網30は、演算ノード#0、#1、…、#mと結合され、演算ノード#0、#1、…、#m間の通信を媒介する。相互結合網30は、複数のスイッチ装置20(スイッチ装置#1、#2、…#n)を備えて構成される。
演算ノード10と相互結合網30間の通信パスは、データパスと冗長パスとを含み、データパスと冗長パスは、それぞれ、予め定められた所定バイトパス幅に分割スライスして構成されており、スライスされた各バイトパスは、相互結合網30のスイッチ装置20のそれぞれに接続されている。
演算ノード10においては、相互結合網30との接続部には、不図示の送信側パーシャルリンク装置(分割スライスされたバイト幅での送信を行う)と不図示の受信側パーシャルリンク装置(分割スライスされたバイト幅での受信を行う)とを備え、相互結合網30を構成するスィッチ装置20には、演算ノード10との接続部には、不図示の送信側パーシャルリンク装置(分割スライスされたバイト幅での送信を行う)と受信側パーシャルリンク装置(分割スライスされたバイト幅での受信を行う)を設け、演算ノード10からのリンク接続が、相互結合網30を構成するスイッチ装置単位で個別に行う。演算ノード10は、不図示のエラー検出訂正(ECC)装置を内蔵しており、予め定められた所定のバイトパス、又は所定のスイッチ装置20が閉塞した場合にも、エラー訂正を行うことにより、演算ノード10間の通信を継続して行うことが可能とされている。
図2は、図1の演算ノード10の構成を示す図である。なお、図1の(m+1)個の演算ノード#0、#1、…、#mは同一構成とされており、このため、その1つの構成が示されている。
図2を参照すると、演算ノード10は、演算処理を行う演算処理装置101と、演算処理装置101が演算処理で使用するデータを格納する主記憶装置102と、自演算ノードと他演算ノード間の通信を制御するノード間通信装置103と、バイトスライス装置104と、エラー検出訂正装置105と、パーシャルリンク制御装置106と、n個の送信側パーシャルリンク装置107と、n個の受信側パーシャルリンク装置108を備えている。
演算処置装置101は、ノード間通信装置103に対し、データ転送命令を発行する。ノード間通信装置103は、演算処置装置101からのデータ転送命令をデコードし、主記憶装置101から転送データをロードし、ロードしたデータをバイトスライス装置104に送出する。
バイトスライス装置104は、ノード間通信装置103の出力である送信パスに入力が接続され、送信パスから入力されるデータのデータ幅はnバイトとされている。バイトスライス装置104は、入力されたnバイト幅のデータを1バイト幅にスライスして分割する。1バイトにスライスされた各バイトのデータは、n個の送信側パーシャルリンク装置107に送出され、n個の送信側パーシャルリンク装置107は、該バイトデータを相互結合網30(図1参照)に送出する。
演算ノード10において、相互結合網30(図1参照)から受信したデータは、受信側パーシャルリンク装置108に入力され、受信側パーシャルリンク装置108から、エラー検出訂正装置105に送出される。
エラー検出訂正装置105は、nバイトデータを受信し、nバイト幅から構成させる通信データと、冗長データ(誤り訂正情報等)からエラーの有無を検出し、エラー訂正が可能である場合、エラー訂正を行う。例えばnバイトデータに対し1バイトのエラーが存在しても、エラー訂正は可能である。
エラー検出訂正装置105でエラー訂正されたデータは、受信パスを介してノード間通信装置103に送付され、ノード間通信装置103は、該データを、主記憶装置102に書き込む。1バイトのエラーが存在しても、エラー訂正が可能であることから、相互結合網30のスイッチ装置20のいずれか1つが、故障/停止したとしても、相互結合網30を介した演算ノード10の間通信は、継続動作可能である。
図3は、図1のスイッチ装置20の構成を示す図である。なお、図1のスイッチ装置20(#1〜#n)は同一の構成とされており、図3にはその1つの構成が示されている。図3を参照すると、スイッチ装置20は、受信側パーシャルリンク装置203と、送信側パーシャルリンク装置204とを備えている。受信側パーシャルリンク装置203は、演算ノード10(#0〜#m)から送付されたデータをスイッチ201に送付する。スイッチ201は、演算ノード10(#0〜#m)から送られた1バイト幅データを、送付先演算ノードに対しルーティングを行い、ルーティングされたデータは、宛先の演算ノードに接続される出力ポートに出力される。送信側パーシャルリンク装置204は、スイッチ201の出力ポートから送付されたデータを演算ノード10に送付する。
演算ノード10が相互結合網30に対し、リンク接続を行う動作を説明する。
図2において、パーシャルリンク制御装置106が、送信側パーシャルリンク装置107(#1、#2、…、#n)に対し、リンク指示を送出する。送信側パーシャルリンク装置107(#1、#2、…、#n)は、パーシャルリンク制御装置106からリンク指示を受信すると、相互結合網30のスイッチ装置20(#1、#2、…、#n)に対し、リンク信号を送出する。
図3において、相互結合網30のスイッチ装置20の受信側パーシャルリンク装置203が、演算ノード10よりリンク信号を受信すると、該演算ノード10とのリンクが成立したと判断し、該演算ノード10のパスを閉塞状態から開通状態に移行させる。以降、受信側パーシャルリンク装置203は、該演算ノード10からのルーティングデータが受信すると、これをスイッチ201に送付する。また受信側パーシャルリンク装置203は、演算ノード10からのリンク信号を受信すると、パーシャルリンク制御装置202に、そのリンク信号受信の旨を通知する。パーシャルリンク制御装置202は、受信側パーシャルリンク装置203からリンク信号受信の通知を受信すると、該演算ノード10に対応する送信側パーシャルリンク装置204にリンク信号送信指示を通知する。
送信側パーシャルリンク装置204は、パーシャルリンク制御装置202からリンク信号送信指示を受け取ると、演算ノード10に対し、リンク信号を送出する。
図2において、演算ノード10の受信側パーシャルリンク装置108は、相互結合網30のスイッチ装置20よりリンク信号を受信すると、該スイッチ装置20とのリンクが成立したと判断し、該スイッチ装置20のパスを閉塞状態から開通状態に移行させる。以降、受信側パーシャルリンク装置108は該スイッチ装置20からのルーティングデータが受信すると、これをエラー検出訂正装置105に送付する。また受信側パーシャルリンク装置108は、スイッチ装置20からのリンク信号を受信すると、パーシャルリンク制御装置106に、該リンク信号受信の旨を通知する。
演算ノード10のパーシャルリンク制御装置106は、受信側パーシャルリンク装置108(#1、#2、…、#n)の全てからリンク信号受信の通知を受けとると、全ての(n個の)バイトデータでパスが開通を示し、演算ノード10と相互結合網30とのリンクが成功したことを判断する。
演算ノード10のパーシャルリンク制御装置106は、リンクが成功したならば、その旨を演算処理装置101、ノード間通信装置103に、リンク成功を伝え、演算処理装置101は、リンク成功の通知を受信した後、演算ノード10間の通信を開始する。
次に、相互結合網30において、ある1つのスイッチ装置20が、故障停止から修理復旧の後に、パーシャルリンクにより演算ノード10に組み込まれる動作について説明する。
相互結合網30のあるスイッチ装置20が故障停止していても、エラー検出訂正により、演算ノード10間の通信は継続動作可能である。
図3において、故障停止したスイッチ装置20の修理復旧後、組み込み処理を行う場合、該スイッチ装置20のパーシャルリンク制御装置202は、全ての送信側パーシャルリンク装置204(#0、#2、…、#m)に対し、パーシャルリンク開始指示通知を発行する。パーシャルリンク開始指示とは、各演算ノード10に対し、パーシャルリンク動作を開始するよう指示する通知信号である。
スイッチ装置20の送信側パーシャルリンク装置204は、パーシャルリンク開始通知を受け取ると、演算ノード10に対し、パーシャルリンク開始指示通知を送信する。
図2において、演算ノード10の受信側パーシャルリンク装置108は、パーシャルリンク開始指示通知を受信すると、何れのスイッチ装置から送信されたかスイッチ番号を添付し、パーシャルリンク制御装置106にその旨を通知する。
演算ノード10のパーシャルリンク制御装置106は、パーシャルリンク開始指示通知を受け、相互結合網30の該スイッチ装置20に対し、パーシャルリンクを開始する。
演算ノード10のパーシャルリンク制御装置106は、まず、該スイッチ装置20に対応する送信側パーシャルリンク装置107に対し、パーシャルリンク信号を送信する。
演算ノード10の送信側パーシャルリンク装置107は、パーシャルリンク制御装置106よりパーシャルリンク信号を受理すると、スイッチ装置20に対し、パーシャルリンク信号を送信する。このスイッチ装置とは、修理復旧後のパーシャルリンク対象のスイッチ装置である。
図3において、相互結合網30のスイッチ装置20の受信側パーシャルリンク装置203は、パーシャルリンク信号を受信すると、該演算ノード10とのリンクが成立したと判断し、該演算ノード10のパスを閉塞状態から開通状態に移行させる。
以降、スイッチ装置20の受信側パーシャルリンク装置203は該演算ノード10からのルーティングデータが受信すると、これをスイッチ201に送付する。また受信側パーシャルリンク装置203は、演算ノード10からのパーシャルリンク信号を受信すると、パーシャルリンク制御装置202に、該パーシャルリンク信号受信の旨を通知する。
スイッチ装置20パーシャルリンク制御装置202は、受信側パーシャルリンク装置203からパーシャルリンク信号受信の通知を受けとると、該演算ノード10に対応する送信側パーシャルリンク装置204にパーシャルリンク信号送信指示を通知する。
スイッチ装置20の送信側パーシャルリンク装置204は、パーシャルリンク制御装置202からパーシャルリンク信号送信指示を受けると、演算ノード10に対し、パーシャルリンク信号を送出する。
図2において、演算ノード10の受信側パーシャルリンク装置108は、相互結合網30のスイッチ装置20よりパーシャルリンク信号を受信すると、該スイッチ装置20とのリンクが成立したと判断し、該スイッチ装置20のパスを閉塞状態から開通状態に移行させる。以降、受信側パーシャルリンク装置108は該スイッチ装置20からのルーティングデータが受信すると、これをエラー検出訂正装置105に送付する。このシーケンスにより、閉塞していたスイッチ装置とのパスが開通することになる。
以上、本発明を上記実施形態に即して説明したが、本発明は、上記実施形態の構成にのみ限定されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
本発明の一実施の形態の構成を示す図である。 本発明の一実施の形態の演算ノードの構成を示す図である。 本発明の一実施の形態のスイッチ装置の構成を示す図である。る。
符号の説明
10 演算ノード
20 スイッチ装置
30 相互結合網
101 演算処理装置
102 主記憶装置
103 ノード間通信装置
104 バイトスライス装置
105 エラー検出訂正装置
106 パーシャルリンク制御装置
107 送信側パーシャルリンク装置
108 受信側パーシャルリンク装置
201 スイッチ
202 パーシャルリンク制御装置
203 受信側パーシャルリンク装置
204 送信側パーシャルリンク装置

Claims (7)

  1. 複数の演算ノードと、
    複数のスイッチ装置を含む相互結合網と、
    を備え、
    前記演算ノードと前記相互結合網間の通信パスが冗長パスを含み、
    前記演算ノードは、前記相互結合網との接続部に、前記相互結合網を構成する複数の前記スイッチ装置への送信をそれぞれ行う複数の送信側パーシャルリンク装置と、前記相互結合網を構成する複数の前記スイッチ装置からの受信を行う複数の受信側パーシャルリンク装置とを備え、
    前記各演算ノードは、前記演算ノードの前記送信側パーシャルリンク装置と前記受信側パーシャルリンク装置を制御する制御部を備え、
    前記相互結合網を構成する前記スイッチ装置は、前記演算ノードとの接続部に、複数の前記演算ノードへの送信をそれぞれ行う複数の送信側パーシャルリンク装置と、複数の前記演算ノードからの受信をそれぞれ行う複数の受信側パーシャルリンク装置と、を備え、
    前記演算ノードからのリンク接続が、前記相互結合網を構成するスイッチ装置単位に個別に行われ、
    前記演算ノードは、エラー検出訂正装置を有し、所定のスイッチ装置が閉塞した場合にもエラー訂正を行うことで前記演算ノード間の通信を継続して行うことが可能とされ、
    故障停止したスイッチ装置の修理復旧後に組み込み処理を行う場合、前記スイッチ装置は、前記スイッチ装置の全ての送信側パーシャルリンク装置に対してパーシャルリンク開始指示通知を発行し、前記スイッチ装置の前記送信側パーシャルリンク装置は、前記演算ノードに対し、パーシャルリンク開始指示通知を送信し、前記演算ノードの前記制御部は、パーシャルリンク開始指示通知を受け、前記相互結合網の前記スイッチ装置に対してパーシャルリンクを開始する、ことを特徴とするネットワーク装置。
  2. 前記演算ノードと前記相互結合網間のパスは、予め定められた所定のパス幅毎にスライスされており、前記演算ノードと前記スイッチ装置の各々は、スライスされたパス幅毎に、前記送信側パーシャルリンク装置と前記受信側パーシャルリンク装置とを有する、ことを特徴とする請求項1記載のネットワーク装置。
  3. 前記演算ノードと前記相互結合網間の通信パスが、データパスと前記冗長パスとを含み、
    前記データパス及び前記冗長パスとが、それぞれ、予め定められた所定バイトパス幅に、分割スライスして構成されており、
    前記データパス及び前記冗長パスの前記スライスされた各バイトパスは、前記相互結合網の前記スイッチ装置のそれぞれに接続されており、
    前記演算ノードは、前記エラー検出訂正装置を有し、所定のバイトのパス、もしくは所定のスイッチ装置が閉塞した場合にも、エラー訂正を行うことで前記演算ノード間の通信を継続して行うことが可能とされる、ことを特徴とする請求項1記載のネットワーク装置。
  4. 前記演算ノードと前記相互結合網間の通信パスは、データパスと前記冗長パスとを含み、
    前記データパスと前記冗長パスとが、それぞれ、予め定められた所定バイトパス幅に、分割スライスして構成されており、
    前記スライスされた各バイトパスは、前記相互結合網の前記スイッチ装置のそれぞれに接続されており、
    前記演算ノードは、前記エラー検出訂正装置を有し、予め定められた所定のバイトパス、もしくは所定のスイッチ装置が閉塞した場合にもエラー訂正を行うことで前記演算ノード間の通信を継続して行うことが可能とされ、
    前記演算ノードは、スライスされたバイトパス毎に、前記相互結合網との接続部に、送信側パーシャルリンク装置及び受信側パーシャルリンク装置を備え、
    前記スイッチ装置は、スライスされたバイトパス毎に、前記演算ノードとの接続部に、送信側パーシャルリンク装置及び受信側パーシャルリンク装置を備えている、ことを特徴とする請求項1記載のネットワーク装置。
  5. 前記演算ノードが前記相互結合網に対してリンク接続を行うにあたり、前記演算ノードの制御部は、前記送信側パーシャルリンク装置に対しリンク指示を送出し、前記演算ノードの前記送信側パーシャルリンク装置は、前記相互結合網のスイッチ装置に対し、リンク信号を送出し、
    前記相互結合網のスイッチ装置の受信側パーシャルリンク装置が、前記演算ノードよりリンク信号を受信すると、前記演算ノードとのリンクが成立したと判断し、前記演算ノードのパスを閉塞状態から開通状態に移行させる、ことを特徴とする請求項1乃至4のいずれか一に記載のネットワーク装置。
  6. 前記各スイッチ装置は、前記送信側パーシャルリンク装置と前記受信側パーシャルリンク装置を制御する制御部を備え、
    前記複数のスイッチ装置のうち故障停止したスイッチ装置の修理復旧後に組み込み処理を行う場合、前記スイッチ装置の前記制御部は、前記スイッチ装置の全ての送信側パーシャルリンク装置に対してパーシャルリンク開始指示通知を発行し、前記スイッチ装置の前記送信側パーシャルリンク装置は、前記演算ノードに対し、パーシャルリンク開始指示通知を送信し、
    前記演算ノードの受信側パーシャルリンク装置は、パーシャルリンク開始指示通知を受信すると、スイッチ識別情報を添付して、前記演算ノードの前記制御部にその旨を通知し、前記演算ノードの前記制御部は、パーシャルリンク開始指示通知を受け、前記相互結合網の前記スイッチ装置に対してパーシャルリンクを開始する、ことを特徴とする請求項1乃至4のいずれか一に記載のネットワーク装置。
  7. マルチプロセッサ構成の並列計算機装置において、
    請求項1乃至6のいずれか一に記載の前記ネットワーク装置を備えた、ことを特徴とする並列計算機装置。
JP2004371114A 2004-12-22 2004-12-22 ネットワーク装置 Expired - Fee Related JP4232737B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004371114A JP4232737B2 (ja) 2004-12-22 2004-12-22 ネットワーク装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004371114A JP4232737B2 (ja) 2004-12-22 2004-12-22 ネットワーク装置

Publications (2)

Publication Number Publication Date
JP2006178734A JP2006178734A (ja) 2006-07-06
JP4232737B2 true JP4232737B2 (ja) 2009-03-04

Family

ID=36732796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004371114A Expired - Fee Related JP4232737B2 (ja) 2004-12-22 2004-12-22 ネットワーク装置

Country Status (1)

Country Link
JP (1) JP4232737B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5146454B2 (ja) 2007-08-22 2013-02-20 日本電気株式会社 情報処理装置及び情報処理方法

Also Published As

Publication number Publication date
JP2006178734A (ja) 2006-07-06

Similar Documents

Publication Publication Date Title
JP3541819B2 (ja) ループ型ネットワークおよびその運用方法
US8332729B2 (en) System and method for automatic communication lane failover in a serial link
US9916216B2 (en) Selectively coupling a PCI host bridge to multiple PCI communication paths
CN105827419B (zh) 一种转发设备故障处理的方法、设备和控制器
WO2002023780A1 (en) Router-level automatic protection switching
JP6429188B2 (ja) 中継装置
US20070097858A1 (en) Method and computer system for employing an interconnection fabric providing multiple communication paths
JP2014191401A (ja) 処理装置、制御プログラム、及び制御法
JP4232737B2 (ja) ネットワーク装置
TWI677247B (zh) 多節點裝置及其備援通訊方法
CA2434899C (en) Fault tolerance
US6928584B2 (en) Segmented protection system and method
US7738363B2 (en) Network relay apparatus
WO2003088594A1 (en) A method for providing redundancy for channel adapter failure
US20030204539A1 (en) Facility protection utilizing fault tolerant storage controllers
JP5548160B2 (ja) 障害監視用ノード装置および障害検知回復方法
US20100208581A1 (en) Data transfer system, data transmitting device, data receiving device and data transfer method
US20060023627A1 (en) Computing system redundancy and fault tolerance
JP2002027025A (ja) データ伝送システム
JP2007266708A (ja) ケーブル誤接続検出装置及び方法
KR960003784B1 (ko) 프로세서간 단위 통신망간의 상호 연결장치 및 그 운용방법
WO2010095268A1 (ja) リングネットワーク制御方法、マスタノード、スレーブノードおよびリングネットワーク
JP2008004993A (ja) 通信装置、ラインプロテクション制御システムおよびラインプロテクション制御方法
JP4637064B2 (ja) ゲートウェイ装置
JP6017383B2 (ja) 通信装置及び通信装置の制御方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees