JP4637064B2 - ゲートウェイ装置 - Google Patents

ゲートウェイ装置 Download PDF

Info

Publication number
JP4637064B2
JP4637064B2 JP2006186657A JP2006186657A JP4637064B2 JP 4637064 B2 JP4637064 B2 JP 4637064B2 JP 2006186657 A JP2006186657 A JP 2006186657A JP 2006186657 A JP2006186657 A JP 2006186657A JP 4637064 B2 JP4637064 B2 JP 4637064B2
Authority
JP
Japan
Prior art keywords
gateway
active
standby
gateways
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006186657A
Other languages
English (en)
Other versions
JP2008017182A (ja
Inventor
佑輔 村瀬
光博 山口
教之 佐藤
太一 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Nippon Telegraph and Telephone Corp filed Critical Hitachi Ltd
Priority to JP2006186657A priority Critical patent/JP4637064B2/ja
Publication of JP2008017182A publication Critical patent/JP2008017182A/ja
Application granted granted Critical
Publication of JP4637064B2 publication Critical patent/JP4637064B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ゲートウェイ装置に係り、特に、系の制御機能と変換機能とを一体化させたゲートウェイを2つ用いて冗長化したゲートウェイ装置に関する。
冗長化したゲートウェイ装置の冗長性を保障する方法に関する従来技術として、例えば、特許文献1等に記載された技術が知られている。この従来技術は、ゲートウェイ自体を二重化するという方法のものであり、この二重化したゲートウェイ装置は、再開処理を伴う障害の発生時、二重化した両系が予め単一の固定されたプログラムファイルにより起動されるというものである。
特開2005−57461号公報
前述した従来技術は、リセット発生後に二重化したゲートウェイ装置を構成する各系が起動するプログラムファイルが異なる場合があり、この場合、各系で提供する機能が異なるものとなって、両系の間での機能の差異を原因として、冗長性が失われてしまう可能性が大きいという問題点を有している。
前述したような問題点を解決するために、Ethernet(登録商標)等を使用して、再開時にソフトプログラムにより両系のプログラムファイルを一致させるという方法をとることができるが、この場合、接続の確立までに時間がかかってしまうという問題点を生じさせる。
本発明の目的は、前述した従来技術の問題点を解決し、障害の検出から復旧までの一連の動作を高速に実施することを可能とし、起動するプログラムを両系で必ず一致させることにより二重化を保証することができるようにしたゲートウェイ装置を提供することにある。
本発明によれば前記目的は、2つの経路と接続されており、経路間での信号の中継と2つの経路の媒体あるいはプロトコルの相互変換を行う2つのゲートウェイを、片方を稼動系、他方を待機系として有する二重化構成のゲートウェイ装置において、前記2つのゲートウェイのそれぞれは、緊急動作制御回路と、複数の立ち上げ用のプログラムファイルを格納した不揮発性メモリとを備え、前記2つのゲートウェイ内の緊急動作制御回路は、両系が交叉信号線を介して接続されており、前記稼働系ゲートウェイは、正常動作が不可能となる重度の障害が自系で発生したしたことを検出したとき、自系を待機系に移行させると共に、前記緊急動作制御回路から交叉信号線を介して前記待機系ゲートウェイに障害の発生報告し、前記報告を受けた待機系ゲートウェイは、前記不揮発性メモリ内に格納されている複数の立ち上げ用のプログラムファイルの1つを選択し、選択したプログラムを用いて自ゲートウェイを稼働系として再立ち上げして稼働系に移行させると共に、選択したプログラムの情報を前記障害が発生して待機系に移行したゲートウェイに送信し、待機系に移行したゲートウェイは、受信したプログラムの情報に基づいて、自ゲートウェイ内の前記不揮発性メモリ内の同一のプログラムファイルを選択して、該プログラムにより待機系として動作可能な状態となることにより達成される。
本発明によれば、障害の検出から復旧までの一連の動作を高速に実施することができ、起動するプログラムを両系で必ず一致させて二重化を保証することができる。
以下、本発明によるゲートウェイ装置の実施形態を図面により詳細に説明する。
図1は本発明の一実施形態によるゲートウェイ装置の構成及びゲートウェイ装置が使用されるネットワーク構成の例を説明するブロック図である。図1において、1、1’はゲートウェイ、2はハブ、2’はIPネットワーク、3はI/Oデバイス、4はフラッシュメモリ、6はMM(メインメモリ)、7はPHY(イーサネット(登録商標)物理層)、8はEMA交差、9はEthernet(登録商標)、10、11は経路、12、13は0系及び1系EMA回路、14、15はCPUである。
本発明の実施形態によるゲートウェイ装置は、2つのゲートウェイ1、1’により二重化されて構成されるが、その構成を説明する前に、図1(b)を参照して、本発明の実施形態によるゲートウェイ装置が使用されるネットワーク構成の例を説明する。
図1(b)に示すネットワークの構成例は、2つのゲートウェイ1、1’により構成され、信号の中継を行うゲートウェイ装置に、例えば、電話機TEL等が接続された入側の経路10が接続され、2つのゲートウェイ1、1’の出側の経路11が、ハブ2を介してIPネットワーク2’に接続されて構成されている。2つのゲートウェイ1、1’に接続される経路10、11は、媒体あるいはプロトコルが異なっているものであってよく、ゲートウェイ装置は、異なる媒体あるいは異なるプロトコル相互間の変換を行う。
2つのゲートウェイ1、1’から構成される本発明のゲートウェイ装置の各ゲートウェイ1、1’は、CPU14、15を中心として、MM(メインメモリ)6、PHY(イーサネット(登録商標)物理層)7、I/Oデバイス3、フラッシュメモリ4、0系及び1系のEMA回路(緊急動作制御用回路)12、13を備えて構成されている。CPU14、15とMM6とは、各ゲートウェイ1、1’全体の制御に使用される。I/Oデバイス3は、媒体あるいはプロトコルがそれぞれ異なる経路10と経路11とに接続されており、それらの相互変換を行う。フラッシュメモリ4は、立ち上がり用のプログラムファイルや障害ログ等の格納エリアとして用いられ、電源OFFの状態でもその内容を維持する。フラッシュメモリ4は、不揮発性の記憶媒体(例えば、HDD等)であればどのようのものであってもよい。
本発明の実施形態によるゲートウェイ装置は、制御系機能と変換機能とが一体化されて構成されているため、ゲートウェイ1、1’の障害は即システムの再開に繋がる。2つのゲートウェイ1、1’に備えられる0系EMA回路12、1系EMA回路13は、ソフトウェアでは検出不可能な重度の障害検出及び正常動作への復旧手段を提供する。これらの障害検出機構と復旧の一連の動作とを緊急動作制御機能(EMA)と呼ぶ。2つのゲートウェイ1、1’のEMA回路12、13は、EMA交差8と呼ばれる信号線を介して接続されており、他方のゲートウェイに対する障害の発生監視や両ゲートウェイ間での復旧動作に関するデータの合せ込み等を行うことを可能としている。また、両ゲートウェイ1、1’のPHY7の相互間は、Ethernet(登録商標)9等の信号線により接続されており、両ゲートウェイ1、1’が相互にソフトウェアが使用する回線情報等の通信を行い、また、MM6の内容を相互に常に一致させておくための通信を行うことが可能である。
図2はEMA回路12、13の内部構成を示すブロック図である。図2において、16、17はWDTX(ウォッチドッグタイマレジスタ)、18、19はEST(立ち上がり系表示レジスタ)、20、21はECNT(エラー回数表示レジスタ1)、22、23はRECNT(エラー回数表示レジスタ2)、24、25はIPF(立ち上がりファイル表示レジスタ)である。
本発明の実施形態でのゲートウェイ装置を構成する2つのゲートウェイにおいて、物理的に見て片方のゲートウェイを0系、もう片方のゲートウェイを1系と呼ぶことにする。また、本発明の実施形態でのゲートウェイ装置は、該ゲートウェイ装置を構成する2つのゲートウェイの片方を稼動させ、もう片方を待機させることにより二重化を行っている。また、0系、1系とは別に、稼動している系を稼動系、待機している系を待機系と呼ぶことにする。図2に示している例では、0系が稼動系、1系が待機系の場合を示しているが、逆に、0系が待機系、1系が稼動系の場合も存在する。逆の場合の符号番号を括弧付で示す。
両系のEMA回路12、13は、それぞれ、WDTX(ウォッチドッグタイマレジスタ)16、17、EST(立ち上がり系表示レジスタ)18、19、ECNT(エラー回数表示レジスタ1)20、21、RECNT(エラー回数表示レジスタ2)22、23、IPF(立ち上がりファイル表示レジスタ)24、25から構成されている。これらの詳細については後述するが、EST18、19は、ハードウェアにより自律的に両系が同一値になるように設定される。また、IPF24、25は、その値の設定自体はソフトウェアで行われるが、両系での値の合せ込みはハードウェアにより行われる。
前述したように構成される本発明の実施形態によるゲートウェイ装置において、稼動系のCPU14(15)は、稼動系のWDTX16(17)及び待機系のWDTX17(16)で監視されており、異常が発生すると稼動系のWDTX16(17)あるいは待機系のWDTX17(16)によりエラーが検出され、エラー検出した系においてEMA(緊急動作制御)が発生する。EMA(緊急動作制御)とは、システムの再立ち上げ(再開)を伴う障害処理のことである。WDTX16、17は、一定時間を初期値(例えば、200ms)として設定されるカウントダウン式のタイマであり、オールゼロ検出にによりエラーと判定する。WDTX16,17のリセットは、稼動系CPU14(15)のリセット指示により行われる。稼動系のCPU14(15)に何らかの異常が発生した場合、リセットの指示が行われないことになり、その場合、稼動系のWDTX16(17)あるいは待機系のWDTX17(16)にアンダーフローが発生するので、エラーを検出することができる。片方の系でEMAが発生した場合、その情報は、もう片方の系に送信され、もう片方の系でもEMAが発生する。
EST18,19は、0系と1系のどちらが稼動系であるかを示すレジスタであり、EST=0は0系が稼動系、EST=1は1系が稼動系であることを表す。このレジスタの値は再開処理の最中にEMA交差を通してハード自律で両系が一致するように合せ込まれる。稼動系に異常が発生した場合、再開処理の最中に両系のEST18,19は今まで待機系だったものが稼動系となるように設定される。
EMAには、通常のEMAとREMA(リピートEMA)との2種類があり、一定時間内にEMAによる立ち上げを一定回数行っても立ち上がれない場合、REMA(リピートEMA)に遷移する。そして、EMAは、MM6のプログラムから直接再開を行うのに対して、REMAは、フラッシュメモリ4からプログラムをMM6にローディングし、ローディングされたプログラムより再開を行う。ECNT20、21は、EMAの発生回数を示すレジスタであり、RECNT22、23は、REMAの発生回数を示すレジスタである。
ECNT20、21は、初期値として一定回数(例えば、5回)が設定されており、初回のEMA発生から一定時間内に連続してEMAが発生した場合、EMAの発生毎にその値から1が減算(ECNT−1)される。これをエスカレーションと呼ぶこととする。ECNT=0となった時点でEMAからREMAへ遷移する。RECNT22、23も同様に初期値として一定回数(例えば、5回)が設定される。
IPF24、25は、REMAの発生時に再開処理のために起動するプログラムファイルを指定するレジスタであり、再開処理を行う前にフラッシュメモリ4からMM6にロードするプログラムを複数の中から選択することを可能としている。IPF24、25の値が、ロードするプログラムと対応している。説明している本発明の実施形態では、IPF24、25は、2ビットの情報を持つものとする。この場合、合計4種類のプログラムの設定が可能となる。IPF24、25の各値とロードするプログラムとの対応付けはソフトウェアにより設定されて行われるが、その設定は、両系で一致させる必要がある。また、片方の系のIPF24、25の値の変更をもう片方の系のIPF25、24の値に反映させる機能は、EMA回路12、13で行うが、この初めの系のIPF24、25の値の変更自体はソフトウェアにより行われる。ソフトウェアで、これらIPF24、25の設定を行うタイミングは任意であり、正常動作時に設定することや、障害検出後にREMAの発生回数を参照して設定することなどが可能である。
図3はEMA交差8の信号線の構成例、信号線上のフレーム構成、データフレームにおける各ビットの定義を説明する図である。
EMA交差8は、双方行のシリアル転送であり、自系CPU14、15の信号を他系に送信するために使用される。EMA交差8は、図3(a)に示すように、シリアルデータ線26、データクロック線27、フレームクロック線28から構成される。そして、図3(b)に示すように、データ信号29の1フレームは、フレームクロック31により規定され、データクロックの8クロック分であり、8ビット分のデータ信号29が送信される。
データ信号29の各ビットは、図3(c)にシリアルビット定義32として示すようなものとなる。すなわち、#0ビットは、パリティビットであり、1フレーム内のビット値Hの合計数が奇数になるようにビット値が与えられ、データフレームの誤りチェックのために使用される。パリティエラー時、受信データは無効とされる。#1ビットは、WDTX16、17のリセット指示であり、稼動系のエラーを検出するために用いられる。WDTX16、17のリセット命令は、稼動系CPU14(15)から両系のWDTX16、17に対してのみ有効であり、待機系CPU15(14)からの命令は無視される。#2ビットは、送信元のEST18、19の値を示し、0系と1系とのどちらが稼動系であるかを示す。#3ビットは、#2ビットのEST18、19の値を合せ込む指示であり、この値が有効の場合にのみ、送信先のEST18、19が#2ビットに示される値に更新される。#4ビットは、予備である。#5ビットは、後述する#6ビット、#7ビットのIPF24、25を合せ込む指示であり、この値が有効の場合にのみ、送信先のIPF25、24が#6ビット、#7ビットに示す値に更新される。#6ビット、#7ビットは、送信元のIPF24、25の値を表す。各種指示、通知及びリセットは、値0を無効、1を有効としている。
図4は稼動系でREMAが検出された場合の処理動作を説明するシーケンスチャートであり、次に、これについて説明する。なお、初期状態は0系が稼動系、1系が待機系であるとする。すなわち、両系のEST18、19の値は0とされている(EST=0)。また、REMAが検出される前に、すでに説明したように、通常のEMAが検出されて、これに対する処理が行われているが、この部分についての処理は、従来から行われている処理と同様であるので、ここでは、その説明を省略する。
(1)0系でREMAが起動された場合、まず、0系のEST18に次の立ち上がり系として1系が設定(EST+1)され、0系のREMAカウンタ22を更新(RECNT−1)した後、1系にREMAが起動が通知される(シーケンス401〜403)。
(2)これにより、1系においてREMAが起動し、前述と同様に、1系のEST19に次の立ち上がり系として1系が設定(EST+1)され、1系のREMAカウンタ23が更新(RECNT−1)される(シーケンス404〜406)。
(3)また、0系でのシーケンス403の後、0系が稼動系から待機系へ遷移する。このとき、両系のハードウェアは、リセットまでの時間を取得し、EST18、19より再開後に稼動系か待機系かを判断する(シーケンス407〜409)。
(4)リセットまでの間に、再開後に稼動系となる1系に対してIPF25の設定が行われ、この1系のIPF25の設定は、EMA交差8を経由して即座に0系のIPF24に反映され、その後、両系にリセットが発生する(シーケンス410〜413)。
(5)リセット発生後、両系は、それぞれIPF24、25により起動するプログラムファイルを選択し(この際、IPF24、25はクリアされる)、EST18、19より立ち上がり系を判断して、立ち上がり系として1系が設定される(シーケンス414、415)。
(6)これにより、これまで待機系だった1系が稼動系へ遷移する。そして、最後に、稼動系となった1系から待機系である0系へEST18、19の合せ込みが行われる(シーケンス416)。
前述した本発明の実施形態によれば、両系を必ず同一のプログラムファイルを使用して起動することができるため、冗長性を保証することができる。また、複数準備したプログラムファイルの中から1つを選択して起動することが可能である。
また、本発明の実施形態によれば、ソフトウェアによる通信を行う必要なしに、自系のレジスタの値のみを参考にプログラムファイルの選定を行うことができるので、両系同一のプログラムファイルで高速に起動することができる。
さらに、本発明の実施形態によれば、障害発生から再開開始までのタイミングに各障害に対応したプログラムファイルを設定することにより、復旧時に各障害に対し最適なプログラムファイルで起動することが可能になる。
前述したように構成される本発明は、既存の電話網をIP化する場合に利用して好適であり、また、光回線とメタル回線との変換を行うためにも使用することができる。
本発明の一実施形態によるゲートウェイ装置の構成及びゲートウェイ装置が使用されるネットワーク構成の例を説明するブロック図である。 EMA回路の内部構成を示すブロック図である。 EMA交差の信号線の構成例、信号線上のフレーム構成、データフレームにおける各ビットの定義を説明する図である。 稼動系でREMAが検出された場合の処理動作を説明するシーケンスチャートである。
符号の説明
1、1’ ゲートウェイ
2 ハブ
2’ IPネットワーク
3 I/Oデバイス
4 フラッシュメモリ
6 MM(メインメモリ)
7 PHY(イーサネット(登録商標)物理層)
8 EMA交差
9 Ethernet(登録商標)
10、11 経路
12、13 0系及び1系EMA回路
14、15 CPU
16、17 WDTX(ウォッチドッグタイマレジスタ)
18、19 EST(立ち上がり系表示レジスタ)
20、21 ECNT(エラー回数表示レジスタ1)
22、23 RECNT(エラー回数表示レジスタ2)
24、25 IPF(立ち上がりファイル表示レジスタ)

Claims (4)

  1. 2つの経路と接続されており、経路間での信号の中継と2つの経路の媒体あるいはプロトコルの相互変換を行う2つのゲートウェイを、片方を稼動系、他方を待機系として有する二重化構成のゲートウェイ装置において、
    前記2つのゲートウェイのそれぞれは、緊急動作制御回路と、複数の立ち上げ用のプログラムファイルを格納した不揮発性メモリとを備え、前記2つのゲートウェイ内の緊急動作制御回路は、両系が交叉信号線を介して接続されており、
    前記稼働系ゲートウェイは、正常動作が不可能となる重度の障害が自系で発生したしたことを検出したとき、自系を待機系に移行させると共に、前記緊急動作制御回路から交叉信号線を介して前記待機系ゲートウェイに障害の発生報告し、前記報告を受けた待機系ゲートウェイは、前記不揮発性メモリ内に格納されている複数の立ち上げ用のプログラムファイルの1つを選択し、選択したプログラムを用いて自ゲートウェイを稼働系として再立ち上げして稼働系に移行させると共に、選択したプログラムの情報を前記障害が発生して待機系に移行したゲートウェイに送信し、待機系に移行したゲートウェイは、受信したプログラムの情報に基づいて、自ゲートウェイ内の前記不揮発性メモリ内の同一のプログラムファイルを選択して、該プログラムにより待機系として動作可能な状態となることを特徴とするゲートウェイ装置。
  2. 前記2つのゲートウェイは、前記交叉信号線とは別の信号線により接続されており、前記別の信号線を介して前記稼働系のゲートウェイでの処理に関わるデータを待機系に送信して、両系での処理に関わるデータを一致させておくことを特徴とする請求項1記載のゲートウェイ装置。
  3. 前記稼働系ゲートウェイでの障害発生の検出は、障害検出タイマを使用して両系のゲートウェイにより実施されることを特徴とする請求項1または2記載のゲートウェイ装置。
  4. 前記複数の立ち上げ用のプログラムファイルから選択される1つの立ち上げ用のプログラムファイルは、障害検出後にREMEの発生回数を参照して設定されるレジスタの値により指定されることを特徴とする請求項1、2または3記載のゲートウェイ装置。
JP2006186657A 2006-07-06 2006-07-06 ゲートウェイ装置 Expired - Fee Related JP4637064B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006186657A JP4637064B2 (ja) 2006-07-06 2006-07-06 ゲートウェイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006186657A JP4637064B2 (ja) 2006-07-06 2006-07-06 ゲートウェイ装置

Publications (2)

Publication Number Publication Date
JP2008017182A JP2008017182A (ja) 2008-01-24
JP4637064B2 true JP4637064B2 (ja) 2011-02-23

Family

ID=39073794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006186657A Expired - Fee Related JP4637064B2 (ja) 2006-07-06 2006-07-06 ゲートウェイ装置

Country Status (1)

Country Link
JP (1) JP4637064B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298543A (ja) * 1995-04-26 1996-11-12 Fujitsu Ltd 2重化構成の制御装置の再開装置
JP2001218242A (ja) * 2000-02-04 2001-08-10 Nec Commun Syst Ltd 交換機のファイル更新同期方式
JP2001268161A (ja) * 2000-03-16 2001-09-28 Fujitsu Ltd 伝送装置
JP2002049502A (ja) * 2000-08-01 2002-02-15 Fujitsu Ltd 複数プロセッサシステムにおけるアップデート方式
JP2005057461A (ja) * 2003-08-04 2005-03-03 Nippon Telegr & Teleph Corp <Ntt> 冗長化システムの切り替え方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298543A (ja) * 1995-04-26 1996-11-12 Fujitsu Ltd 2重化構成の制御装置の再開装置
JP2001218242A (ja) * 2000-02-04 2001-08-10 Nec Commun Syst Ltd 交換機のファイル更新同期方式
JP2001268161A (ja) * 2000-03-16 2001-09-28 Fujitsu Ltd 伝送装置
JP2002049502A (ja) * 2000-08-01 2002-02-15 Fujitsu Ltd 複数プロセッサシステムにおけるアップデート方式
JP2005057461A (ja) * 2003-08-04 2005-03-03 Nippon Telegr & Teleph Corp <Ntt> 冗長化システムの切り替え方法

Also Published As

Publication number Publication date
JP2008017182A (ja) 2008-01-24

Similar Documents

Publication Publication Date Title
US7793060B2 (en) System method and circuit for differential mirroring of data
JP3882783B2 (ja) プログラマブルコントローラ及びcpuユニット並びに通信ユニット及び通信ユニットの制御方法
WO2017071274A1 (zh) 双活集群系统中容灾的方法及装置
US20160179639A1 (en) Selectively coupling a pci host bridge to multiple pci communication paths
CN107229221A (zh) 用于多个热和冷备用冗余的容错模式和切换协议
JP5198568B2 (ja) リングバスシステムでの信号故障検知するためのシステム及び方法
JP2006285631A (ja) 二重化システム
JP6083480B1 (ja) 監視装置、フォールトトレラントシステムおよび方法
JP2003015900A (ja) 追走型多重化システム、及び追走により信頼性を高めるデータ処理方法
JP5366184B2 (ja) データ記憶システム、データ記憶方法
JP2005339131A (ja) バックアップ方法、バックアップシステム、ディスク制御装置、及びバックアッププログラム
JP2011253408A (ja) サーバシステム及びそのbios復旧方法
JP5620730B2 (ja) 2重系演算処理装置および2重系演算処理方法
JP2006285336A (ja) 記憶装置及びストレージシステム並びにその制御方法
JP2009098988A (ja) フォルトトレラントコンピュータシステム
US20060023627A1 (en) Computing system redundancy and fault tolerance
JP4637064B2 (ja) ゲートウェイ装置
JP5176914B2 (ja) 伝送装置及び冗長構成部の系切替え方法
JP2008146239A (ja) 二重化制御装置、及びそのメモリ部の複数ビットエラーの自動修復方法
JP3132744B2 (ja) 二重化cpu保守交換時の動作一致検証方式
JP5287974B2 (ja) 演算処理システム、再同期方法、およびファームプログラム
JP2011028481A (ja) フォールトトレラントサーバ、プロセッサ切り替え方法およびプロセッサ切り替えプログラム
JP5449906B2 (ja) 異常時処理用信号の診断方法および二重化コンピュータシステム
US11249868B2 (en) Method of fault management in a network of nodes and associated part of network of nodes
JP4232737B2 (ja) ネットワーク装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081113

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees