KR100212183B1 - 제7모듈 공통선 신호방식에서 메세지전달부 레벨2처리회로팩의 이중화장치 및 그 구현방법 - Google Patents

제7모듈 공통선 신호방식에서 메세지전달부 레벨2처리회로팩의 이중화장치 및 그 구현방법 Download PDF

Info

Publication number
KR100212183B1
KR100212183B1 KR1019960009236A KR19960009236A KR100212183B1 KR 100212183 B1 KR100212183 B1 KR 100212183B1 KR 1019960009236 A KR1019960009236 A KR 1019960009236A KR 19960009236 A KR19960009236 A KR 19960009236A KR 100212183 B1 KR100212183 B1 KR 100212183B1
Authority
KR
South Korea
Prior art keywords
message
unit
circuit pack
standby
processing
Prior art date
Application number
KR1019960009236A
Other languages
English (en)
Other versions
KR970068431A (ko
Inventor
윤효섭
장철호
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960009236A priority Critical patent/KR100212183B1/ko
Priority to JP9077869A priority patent/JPH1023482A/ja
Publication of KR970068431A publication Critical patent/KR970068431A/ko
Application granted granted Critical
Publication of KR100212183B1 publication Critical patent/KR100212183B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54575—Software application
    • H04Q3/54591—Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M7/00—Arrangements for interconnection between switching centres
    • H04M7/06—Arrangements for interconnection between switching centres using auxiliary connections for control or supervision, e.g. where the auxiliary connection is a signalling system number 7 link
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2203/00—Aspects of automatic or semi-automatic exchanges
    • H04M2203/05—Aspects of automatic or semi-automatic exchanges related to OAM&P

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Telephonic Communication Services (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

본 발명은 제7모듈 공통선 신호방식에서의 메시지 전달부 레벨 2 처리 회로팩의 이중화 회로 장치 및 그 구현 방법에 관한 것으로 종래의 메시지 전환부 레벨 2에 이중화 회로를 부가설치하고, 메시지 전환부 레벨 2 처리 회로팩의 장애시에도 같은 레벨에서 지속적인 서비스가 가능하도록 한 것으로, 상기 메시지 전달부 레벨 2 처리 회로팩 자체의 메시지 순서번호와 송신메시지번호를 검출하여 동기화하여 장애복구후 액티브 모드와 동기화화여 절환절차를 수행하고, 회로팩의 이중화로 신호링크의 안전성을 확보하고 회로팩당 다수의 신호링크의 처리를 가능케해서 제7모듈 공통선 신호방식을 사용하는 모든 시스템에 적용토록 하는 이점을 지닌다.

Description

제7모듈 공통선 신호방식에서 메세지전달부 레벨2처리회로팩의 이중화장치 및 그 구현방법
제1도는 종래의 메시지 전달부 레벨 2 처리 회로팩의 구성도.
제2도는 본 발명이 적용된 메시지 전달부 레벨 2 처리 회로팩의 구성도.
제3도는 제2도의 이중화 처리부 구성도이다.
제4도는 본 발명 제7모듈(NO.7)공통선 신호방식에서 메시지 전달부 레벨 2 처리 회로팩의 이중화 방법을 보여주는 제어 흐름도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 제어부 20 : 장애처리부
30 ; 신호링크 처리부 40 : 메시지 전달부 레벨 3 정합부
50 : 메시지 저장부 100 : 이중화 처리부
200 : 신호링크 처리 정합부 210 : 송수신 경로 제어부
220 : 메시지 순서번호 저장부 230 : 신호유닛 검출부
240 : 이중화 정합부
본 발명은 제7모듈(이하 NO.7이라 칭한다) 공통선 신호방식에서 메시지 전달부(message Transfer part : 이하 MTP라 칭한다) 레벨 2 처리 회로팩의 이중화 장치 및 그 구현 방법에 관한 것으로 NO.7 신호방식을 사용하는 시스템의 MTP레벨 2 처리 회로팩에 장애가 발생할 경우 다른 MTP레벨 2 처리 회로팩으로 전환절차를 수행하도록 한 것이다.
종래 전자 교환기(이하 TDX-10이라 칭한다)의 NO.7 공통선 신호시스템은 MTP레벨 3처리 회로팩의 메시지 경로제어에 의한 이중화만을 구현하였기 때문에 MTP레벨 2 처리 회로팩에 장애가 발생하였을 경우 MTP레벨 2 처리 회로팩상에서 전환절차를 수행하고, MTP레벨 3처리 회로팩의 제어를 받아 MTP레벨 2 처리 회로팩을 정상적으로 가동하게 되므로, 상기 정상적으로 복구된 메시지 전환절차로 인한 메시지 증가와 메시지 처리시간의 지연이 발생하고, 메시지 절환을 위한 복잡한 수행절차를 수행하므로 장애가 발생한 회로팩이 정상적으로 복구될때까지 할당된 신호링크의 사용이 불가능하여 메시지의 흐름이 정지되었다.
즉, 종래의 NO.7 공통선 신호방식을 처리하기 위한 MTP레벨 2의 회로팩을 도시한 제1도에 도시한 바와 같이, 제어부(10), 장애처리부(20), 신호링크 처리부(30), MTP레벨 3 정합부(40), 메시지 저장부(50)로 이루어져 구성되며, 상기 제어부(10)는 MTP레벨 2 처리 회로팩의 효과적인 제어와 신호 메시지의 송수신을 담당하고, 장애처리부(20)는 회로팩내의 장애검출 및 통지기능을 수행하며, 상기 신호링크 처리부(30)는 하나의 신호링크와 정합되어 NO.7 공통선 신호방식의 MTP레벨 2 프로토콜을 처리하는 기능을 하고, 메시지 저장부(50)를 이용하여 송수신 메시지를 저장하며, 상기 MTP레벨 3 정합부(40)는 MTP레벨 3과의 메시지 송수신을 수행하도록 하기 위해 트랜지스터-트랜지스터 논리회로레벨을 다른 레벨로 변환하는 기능과 패러럴 데이터를 시리얼 데이터로 변환하거나 이의 역기능을 수행한다. 상기 이중화에 있어서, MTP 2 처리 회로팩의 장애시 MTP레벨 3처리장치가 메시지의 송수신 경로를 제어하고, 종래 사용된 신호링크를 통한 신호메시지의 송수신이 다른 MTP레벨 2 처리 회로팩을 경유하여 수행되도록 제어하는 구조를 사용하였으며, 종래의 MTP레벨 2 처리 회로팩은 하나의 신호링크만을 담당하므로 128신호링크 구성시 128매의 회로팩이 필요하였고, 상기 구성시 128매의 회로팩간의 메시지 전송을 위한 다수의 회로팩이 요구되고, 상기 하나의 MTP레벨 2 처리 회로팩에 다수의 신호링크를 수용할 경우, 회로팩의 장애시 메시지 절환이 많고 신호링크의 손실이 크게 되고, 이러한 장애 발생으로 인하여 다수의 신호링크 수용이 불가능하게되어 신호링크의 처리비용이 과다하게 되는 단점이 있었다.
따라서 본 발명은 상기와 같은 문제점을 개선하고자 기존의 MTP레벨 3의 경로제어에 의한 이중화 구조를 수용하고, 별도로 MTP레벨 2 처리 회로팩의 장애시에도 지속적인 서비스가 가능하도록 MTP레벨 2 처리 회로팩을 이중화한 것이다.
즉, 본 발명은 종래의 NO.7 공통선 신호방식을 처리하기 위한 종래의 MTP레벨 2 처리 회로팩에 이중화 처리부를 부가형성하여 구성한 것이다.
상기 MTP레벨 2회로팩을 이중화하여 사용할 경우 회로팩당 8개의 신호링크를 수용하도록 설계하고 상기 이중화를 포함하여 32매(한 보드당 신호링크 8개, 이중화(× 2) : 32 × 8 = 256(128 × 2))로 구성할 수 있고 상기 시스템 구축에 필요한 쉘프(Shelf)와 랙(Rack)등의 절감효과를 포함하여 60%이상의 원가절감 효과가 있으며 MTP레벨 2 처리회로 팩보드의 장애로 인한 메시지 절환등의 절차를 제거하여 신호링크의 안정성을 확보하도록 한 것이다.
이하 도면을 참조로 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제2도는 본 발명이 적용된 메시지 전달부 레벨 2 처리 회로팩의 구성도로써 종래의 MTP레벨 2 처리 회로팩에 이중화 처리부(100)을 부가설치하여 구성된다.
상기 구성에 대한 동작설명은 제3도에서 함께 설명한다.
제3도는 상기 제2도의 이중화 처리부(100)에 대한 구성도로써, NO.7 공통선 신호방식에서 요구하는 신호유닛의 초기 정렬과정을 수행하고 인 서비스 상태로 천이하는 신호링크 처리 정합부(200)와 상기 신호링크 처리 정합부(200)를 제어하여 루프백 모드로 설정하는 송수신 경로 제어부(210)와 검출된 순서번호를 저장하는 메시지 순서 번호 저장부(220)와 액티브측 송신경로로부터 신호유닛을 검출하고 메시지 송수신번호(Forward Sequence Number : 이하 FSN이라 칭한다. / Forward Indicate Bit : 이하 FIB라 칭한다. / Backward Sequence Number : 이하 BSN이라 칭한다. / Backward Indicate Bit : 이하 BIB라 칭한다.)를 추출하여 상기 메시지 순서번호(220)에 저장하는 기능을 하는 기능부로; 신호유닛 검출에 필요한 플래그 검출과; '0' 비트 제거의 기능을 하며, 스탠바이 모드에서만 동작하도록 제어되는 신호유닛 검출부(230)와; 상기 송수신 경로제어부(210)의 제어를 받아 액티브측 송신경로를 상기 신호유닛 검출부(230)와 연결시키는 기능과 신호링크 상태를 모니터하는 기능을 수행하는 이중화 정합부(240)를 포함하여 구성된 것이다.
상기 구성된 회로팩으로 이중화 구현이 되어 동작되고 있을 때 액티브한 회로팩의 구동이 중단되어 스탠바이 모드가 즉각적으로 메시지 절환절차를 수행하고, 상기 구동이 중단된 회로팩을 고장수리하여 수리된 회로팩에 초기 전원 공급시, MTP레벨 2 처리 회로팩이 스탠바이 모드이면 신호링크 처리 정합부(200)는 송수신 경로 제어부(210)의 제어를 받아 루프백(Loop Back)모드로 되돌아와 설정되고, NO.7 공통선 신호방식에서 요구하는 신호유닛의 초기 정렬과정을 수행하여 인 서비스 상태로 천이한다.
상기 루프백(Loop Back) 모드의 수행을 위해서 시프트 레지스터(74164)을 이용하여 프레임의 수신지연이 이루어지도록 하고, 상기 루프백 모드는 신호링크가 인 서비스 상태로 천이하면 송수신 경로제어부(210)의 제어를 받아 해제한다.
신호유닛 검출부(230)는 이중화 정합부(240)를 경유한 액티브측 송신경로로부터 신호유닛을 검출하고, 메시지 송수신번호(FSN/FIB/BSN/BIB)를 추출하여 메시지 순서번호 저장부(220)에 저장한다. 그리고 신호유닛 검출에 필요한 플래그 검출과, '0'비트를 제거하고 스탠바이 모드에서만 동작한다.
상기 메시지 순서번호 저장부(220)는 신호유닛 검출부(230)에서 검출된 순서번호(FSN/FIB/BSN/BIB)를 저장하는 2byte의 메모리에서 데이터를 로드하여 제어부(10)로 전송한다.
상기 이중화 정합부(240)는 액티브측 회로팩과 정합하며 송수신 경로 제어부(210)의 제어를 받아 액티브측 송신경로를 신호유닛 검출부(230)와 연결하고 신호링크 상태를 모니터한다.
상기 송수신 경로 제어부(210)는 신호링크 처리부(30)의 상태를 액티브측 신호링크 처리부의 상태와 동기화시켜 메시지 송수신 경로를 제어하도록 제어부(10)의 제어를 받는다.
상기 NO.7 공통선 신호방식의 MTP레벨 2프로토콜상의 초기정렬 수행을 위해서 초기전원 공급시 회로팩이 스탠바이 모드이면, 신호링크 처리부 정합부(200)를 루프백 모드로 설정하고, 이중화 정합부(240)의 경로를 제어하여 액티브측 송신경로를 신호유닛 검출부(230)와 연결하고, 초기 정렬과정의 수행과 액티브측 신호링크 처리부(10)의 메시지 순서번호 추출한다.
상기 초기정렬이 완료되어 신호링크 처리부(30)의 상태가 인 서비스 상태가 되면, 신호링크 처리 정합부(200)의 루프백 모드를 해제하고 추출된 메시지 순서번호로 신호링크 처리 정합부(200)의 메시지 송수신 번호를 동기화한 후 이중화 정합부(240)의 수신경로를 연결한다.
상기 제어부(10)는 검출된 메시지 순서번호(FSN/FIB/BSN/BIB)와 신호링크처리부(30)에서 수행되는 메시지 순서번호로 신호링크 처리부의 메시지 순서번호를 주기적으로 동기화하며, 액티브측에 장애가 발생하면 송신 경로 제어부(210)와 이중화 정합부(240)의 액티브측 송신경로 및 모니터 경로를 차단하고, 신호링크의 송신경로를 활성화하여 신호링크에 손상없이 서비스를 지속적으로 수행한다.
제4도는 본 발명의 제어흐름을 보여준 도면으로, 이중화 구조에서 한쪽이 액티브 모드이면 반대쪽은 스탠바이 모드인가를 판단하는 단계와; 상기 판단 결과 스탠바이 모드가 아니면 계속해서 스탠바이 모드가 될 때까지 판단 단계를 수행하고, 상기 판단 결과 스탠바이 모드이면 루프백 모드를 설정하고 초기 정렬과정을 실행하여 인 서비스 상태를 만드는 단계가 된다.
이후 루프백 모드를 해제하고 일반 모드에서 데이터 처리는 액티브 모드와 동일하게 수행하면서 데이터 송신은 금지시킨 후 액티브측 메시지 번호를 추출하는 단계와; 상기 추출한 액티브측 메시지 번호로 스탠바이측 메시지 번호를 설정하고 액티브측 메시지 번호와 스탠바이측 메시지 번호를 추출하는 단계가 된다.
상기 추출한 액티브측 메시지 번호와 스탠바이측 메시지 번호를 비교하여 서로 일치하는가를 판단하는 단계와; 상기 판단 결과 일치하지 않을 경우는 상기 액티브측 메시지 번호로 스탠바이 측 메시지 번호를 설정하는 단계로 되돌아가 상기 과정을 재실행하게 된다.
상기 판단결과 일치할 경우는 다시 한 번 스탠바이 모드인가를 판단하는 단계와 상기 판단 결과 스탠바이 모드이면 상기 액티브측 메시지 번호로 스탠바이 측 메시지 번호를 설정하는 단계로 되돌아가고; 스탠바이 모드가 아니면 일반 모드에서 데이터 송신금지를 해제하고 액티브 상태로 서비스를 실행하는 단계로 동작된다.
상기 동작과정은 이중으로 이루어진 회로팩중 액티브 모드의 회로팩에 장애가 발생되었을 경우 스탠바이 모드의 회로팩이 즉각적으로 가동되고, 상기 장애가 발생한 회로팩을 보수한 후에 액티브 모드화된 회로팩이 구동되고 있는 신호동기에 맞추어서 보수된 회로팩이 스탠바이 모드의 회로팩화되어 정상적인 상태로 동기화하는 과정을 보인 것이다.
상기 본 발명은 NO.7 공통선 신호 방식에서의 메시지 전달부 레벨 2 처리 회로팩의 이중화 장치 및 그 구현방법으로 상대편 회로팩의 송신 메시지 순서번호를 검출하여 자체의 메시지 순서번호와 동기화 함으로 MTP 레벨 2 처리 회로팩을 이중화하고, 상기 이중화로 MTP레벨 2 처리 회로팩에서 장애가 발생될 경우 직접처리를 담당하므로 시스템의 효율성을 증대시키는 잇점을 지닌다.

Claims (2)

  1. 각 상태를 이루는 메시지 전달부 처리 회로팩 상호 이중화를 수행토록 메시지 전달부 레벨 2 처리 회로팩의 데이터 링크에 이중화 처리부를 부가 설치한 제7모듈(NO.7) 공통선 신호방식에서 메시지 전달부 레벨 2 처리 회로팩 이중화 장치에 있어서, 상기 이중화 처리부는, 제7모듈(NO.7) 공통선 신호방식에서 요구하는 신호유닛의 초기 정렬과정을 수행하고 인 서비스 상태로 천이하는 신호링크 처리 정합부와; 상기 신호링크 처리 정합부를 제어하여 루프백 모드로 설정하는 송수신 경로 제어부와; 순서번호(FSN/FIB/BSN/BIB)를 저장하는 메시지 순서번호 저장부와; 액티브측 송신경로로부터 신호유닛을 검출하고 메시지 송수신번호(FSN/FIB/BSN/BIB)를 추출하여 상기 메시지 순서번호 저장부(220)로 전송하는 신호유닛 검출부(230)와; 상기 송수신 경로제어부의 제어를 받아 액티브측 송신경로를 신호유닛 검출부와 연결시키는 이중화 정합부(240)를 포함하여 구성됨을 특징으로 하는 제7모듈(NO.7) 공통선 신호방식에서 메시지 전달부 레벨 2 처리 회로팩의 이중화 장치.
  2. 스탠바이 모드인가를 판단하는 단계와; 상기 판단 결과 스탠바이 모드가 아니면 계속해서 스탠바이 모드가 될 때까지 수행하고; 스탠바이 모드이면 루프백 모드를 설정하고 초기 정렬과정을 실행하여 인 서비스 상태를 만드는 단계와; 루프백 모드를 해제하고 일반 모드중 송신을 금지시킨 후 액티브측 메시지 번호를 추출하는 단계와; 액티브측 메시지 번호로 스탠바이측 메시지 번호를 설정하고 액티브측 메시지 번호와 스탠바이측 메시지 번호를 추출하는 단계와; 액티브측 메시지 번호와 스탠바이측 메시지 번호를 비교하여 서로 일치하는가를 판단하는 단계와; 상기 판단 결과 일치하지 않을 경우는 상기 액티브측 메시지 번호로 스탠바이측 메시지 번호를 설정하는 단계로 되돌아가고, 일치할 경우는 다시 한 번 스탠바이 모드인가를 판단하는 단계와; 상기 판단 결과 스탠바이 모드이면 상기 액티브측 메시지 번호로 스탠바이 측 메시지 번호를 설정하는 단계로 되돌아가고, 스탠바이 모드가 아니면 일반 모드중 송신금지를 해제하고 액티브 상태로 서비스를 실행하는 단계를 포함하여 구성됨을 특징으로 하는 제7모듈(NO.7) 공통선 신호방식에서 메시지 전달부 레벨 2 처리 회로팩의 이중화를 구현하는 방법.
KR1019960009236A 1996-03-29 1996-03-29 제7모듈 공통선 신호방식에서 메세지전달부 레벨2처리회로팩의 이중화장치 및 그 구현방법 KR100212183B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960009236A KR100212183B1 (ko) 1996-03-29 1996-03-29 제7모듈 공통선 신호방식에서 메세지전달부 레벨2처리회로팩의 이중화장치 및 그 구현방법
JP9077869A JPH1023482A (ja) 1996-03-29 1997-03-28 交換システム及びその二重化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960009236A KR100212183B1 (ko) 1996-03-29 1996-03-29 제7모듈 공통선 신호방식에서 메세지전달부 레벨2처리회로팩의 이중화장치 및 그 구현방법

Publications (2)

Publication Number Publication Date
KR970068431A KR970068431A (ko) 1997-10-13
KR100212183B1 true KR100212183B1 (ko) 1999-08-02

Family

ID=19454514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009236A KR100212183B1 (ko) 1996-03-29 1996-03-29 제7모듈 공통선 신호방식에서 메세지전달부 레벨2처리회로팩의 이중화장치 및 그 구현방법

Country Status (2)

Country Link
JP (1) JPH1023482A (ko)
KR (1) KR100212183B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299673B1 (ko) * 1998-12-16 2001-09-06 서평원 프로세서간 통신장치의 스탠바이 링크 테스트 방법
KR100372051B1 (ko) * 2000-04-20 2003-02-14 주식회사 하이닉스반도체 차세대 이동통신 시스템에서 호 처리 방법
JP2010204940A (ja) 2009-03-03 2010-09-16 Fujitsu Ltd リンクアップ状態形成方法、情報処理装置およびリンクアップ状態形成プログラム

Also Published As

Publication number Publication date
JPH1023482A (ja) 1998-01-23
KR970068431A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
EP0102059B1 (en) Data transmission device for loop transmission system
CN1874201B (zh) 在接收设备共享配置下的光网络保护触发方法及装置
US5781318A (en) Circuit and method of testing for silent faults in a bi-directional optical communication system
EP2206293A1 (en) System and method for signal failure detection in a ring bus system
KR100212183B1 (ko) 제7모듈 공통선 신호방식에서 메세지전달부 레벨2처리회로팩의 이중화장치 및 그 구현방법
JPH0778039A (ja) クロック選択制御方式
US6965558B1 (en) Method and system for protecting a network interface
CN101515835A (zh) 一种跨单板光口备份方法及装置
JP3189158B2 (ja) 現用予備切替方式
JPH11168502A (ja) 通信障害処理装置及び方法
JP4679090B2 (ja) 送端切替方法およびセット予備端局装置
KR20010001368A (ko) 에이티엠 교환기 링크 보드의 이중화 구현 장치 및 방법
JPH09261132A (ja) データ伝送システムの冗長切替方式
JP2664925B2 (ja) 回線切替方式
KR20000059718A (ko) 피엘씨 이중화 시스템의 논스톱 운전방법 및 회로
KR100405645B1 (ko) 이중화된데이터송수신시스템에서의데이터유실방지방법
JP3781523B2 (ja) 光加入者線伝送装置および予備系光伝送路監視方法
JPS5981943A (ja) ル−プ系障害自動回復方式
JP2656563B2 (ja) 多重・分離装置
KR0153942B1 (ko) 에이티엠 셀 데이타 전송 링크 이중화 장치
JPS59183553A (ja) ル−プ伝送方式
JP2002251203A (ja) 分散形制御システム
JPH08125717A (ja) 二重化構成の伝送装置の監視制御システム
JP2000067345A (ja) 多重伝送を用いたビル監視制御システム
JPH02294136A (ja) ループ状伝送路障害自動回復方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070502

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee