KR970068431A - 제7모듈(no.7)공통선 신호방식에서 메세지전달부 레벨 2 처리 회로팩의 이중화장치 및 그 구현 방법 - Google Patents
제7모듈(no.7)공통선 신호방식에서 메세지전달부 레벨 2 처리 회로팩의 이중화장치 및 그 구현 방법 Download PDFInfo
- Publication number
- KR970068431A KR970068431A KR1019960009236A KR19960009236A KR970068431A KR 970068431 A KR970068431 A KR 970068431A KR 1019960009236 A KR1019960009236 A KR 1019960009236A KR 19960009236 A KR19960009236 A KR 19960009236A KR 970068431 A KR970068431 A KR 970068431A
- Authority
- KR
- South Korea
- Prior art keywords
- message
- unit
- circuit pack
- common line
- module
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
- H04Q3/54575—Software application
- H04Q3/54591—Supervision, e.g. fault localisation, traffic measurements, avoiding errors, failure recovery, monitoring, statistical analysis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M7/00—Arrangements for interconnection between switching centres
- H04M7/06—Arrangements for interconnection between switching centres using auxiliary connections for control or supervision, e.g. where the auxiliary connection is a signalling system number 7 link
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2203/00—Aspects of automatic or semi-automatic exchanges
- H04M2203/05—Aspects of automatic or semi-automatic exchanges related to OAM&P
Abstract
본 발명은 제7모듈 공통선 신호방식에서의 메세지 전달부레벨 2처리회로팩의 이중화 회로 장치 및 그 구현 방법에 관한 것으로 종래의 메세지 전환부레벨 2에 이중화 회로를 부가설치하고, 메세지 전환부레벨 2처리회로팩의 장애시에도 같은 레벨에서 지속적인 서비스가 가능하도록 한 것으로, 상기 메세지 전달부 레벨 2처리회로팩 자체의 메세지 순서번호와 송신메세지번호를 검출하여 동기화하여 장애복구후 액티브 모드와 동기화하여 절환절차를 수행하고, 회로팩의 이중화로 신호링크의 안전성을 확보하고 회로팩당 다수의 신호링크의 처리를 가능케해서 제7모듈 공통선 신호방식을 사용하는 모든 시스템에 적용토록 하는 이점을 지닌다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명이 적용된 메세지 전달부 레벨 2 처리회로팩의 구성도, 제3도는 제2도의 이중화 처리부 구성도이다.
Claims (3)
- 액티브 모드상태와 스텐바이 모드 상태의 2중구조로 이루어지는 메세지 전달부 레벨 2 처리회로팩에 있어서, 각 상태를 이루는 메세지전달부 처리회로팩상호 이중화를 수행토록 메세지 전달부 처리 회로 팩에의 데이타 링크에 이중화 처리부(100)를 부가 설치한 것을 특징으로 하는 제7모듈(NO.7)공통선 신호방식에서 메세지전달부 레벨 2 처리 장치.
- 제1항에 있어서, 상기 이중화 처리부(100)는, 제7모듈(NO.7)공통선 신호방식에서 요구하는 신호유닛의 초기 정렬과정을 수행하고 인 서비스 상태로 천이하는 신호 링크 처리부의 정합부(200)와; 신호링크 처리부의 정합부(200)를 제어하여 루프백 모드로 설정하는 송수신 경로 제어부(210)와; 이중화 정합부(240)를 경유한 액티브측 송신경로로부터 신호유닛을 검출하고 메세지 송수신 번호 (FSN/FIB/BSN/BIB)를 추출하여 메세지 순서번호 저장부(220)에 저장하는 기능을 하는 기능부로, 신호유닛 검출에 필요한 검출과, ‘0’비트 제거의 기능을 하며, 스탠바이 모드에서만 동작하도록 제어되는 신호유닛 검출부(230)와; 신호유닛 검출부(210)에서 검출된 순서번호(FSN/FIB, BSN/BIB)를 저장하는 메모리의 데이타를 제어부(10)에서 로드할 수 있도록 하는 메세지 순서 번호 저장부(220) 및; 액티브측 회로팩과 정합하는 기능부로서 송수신 경로제어부(240)의 제어를 받아 액티브측 송신경로를 신호유닛 검출부(230)와 연결시키는 기능과 신호링크 상태를 모니터하는 기능을 수행하는 이중화 정합부(240)로 구성함을 특징으로 하는 제7모듈(NO.7)공통선 신호방식에서 메세지전달부 레벨 2 처리 회로팩의 이중화 장치.
- 제7모듈(NO.7) 공통선 신호방식을 사용하는 이중화 방법에 있어서, 메세지 전환부 레벨 2 처리회로팩의 이중화를 위해 상대편 회로팩의 송신 메세지로부터 메세지 순서번호를 검출하고, 이의 검출한 순서번호를 자체의 메세지순서 번호와 동기화시키므로써, 상기 이중화된 회로팩이 동기 확립을 이루도록 한 것을 특징으로 하는 제7모듈(NO.7)공통선 신호방식에서 메세지전달부 레벨2처리 회로팩의 이중화를 구현하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960009236A KR100212183B1 (ko) | 1996-03-29 | 1996-03-29 | 제7모듈 공통선 신호방식에서 메세지전달부 레벨2처리회로팩의 이중화장치 및 그 구현방법 |
JP9077869A JPH1023482A (ja) | 1996-03-29 | 1997-03-28 | 交換システム及びその二重化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960009236A KR100212183B1 (ko) | 1996-03-29 | 1996-03-29 | 제7모듈 공통선 신호방식에서 메세지전달부 레벨2처리회로팩의 이중화장치 및 그 구현방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970068431A true KR970068431A (ko) | 1997-10-13 |
KR100212183B1 KR100212183B1 (ko) | 1999-08-02 |
Family
ID=19454514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960009236A KR100212183B1 (ko) | 1996-03-29 | 1996-03-29 | 제7모듈 공통선 신호방식에서 메세지전달부 레벨2처리회로팩의 이중화장치 및 그 구현방법 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH1023482A (ko) |
KR (1) | KR100212183B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100299673B1 (ko) * | 1998-12-16 | 2001-09-06 | 서평원 | 프로세서간 통신장치의 스탠바이 링크 테스트 방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100372051B1 (ko) * | 2000-04-20 | 2003-02-14 | 주식회사 하이닉스반도체 | 차세대 이동통신 시스템에서 호 처리 방법 |
JP2010204940A (ja) * | 2009-03-03 | 2010-09-16 | Fujitsu Ltd | リンクアップ状態形成方法、情報処理装置およびリンクアップ状態形成プログラム |
-
1996
- 1996-03-29 KR KR1019960009236A patent/KR100212183B1/ko not_active IP Right Cessation
-
1997
- 1997-03-28 JP JP9077869A patent/JPH1023482A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100299673B1 (ko) * | 1998-12-16 | 2001-09-06 | 서평원 | 프로세서간 통신장치의 스탠바이 링크 테스트 방법 |
Also Published As
Publication number | Publication date |
---|---|
JPH1023482A (ja) | 1998-01-23 |
KR100212183B1 (ko) | 1999-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0262923A3 (en) | Redundant device control unit | |
KR100233261B1 (ko) | 대국장애표시신호를 이용한 1+1 양방향 선로절체 제어방법 | |
US6965558B1 (en) | Method and system for protecting a network interface | |
KR970068431A (ko) | 제7모듈(no.7)공통선 신호방식에서 메세지전달부 레벨 2 처리 회로팩의 이중화장치 및 그 구현 방법 | |
JP2000224079A (ja) | 光伝送路一重化ノード装置の故障救済方式 | |
JPS62245826A (ja) | レ−ザカツトオフ方式 | |
JP3149047B2 (ja) | 二重化データ処理装置 | |
KR100372871B1 (ko) | 에이 티 엠 교환 시스템의 셀 데이터 보호장치 | |
KR100318850B1 (ko) | 이동통신 교환기에서의 메시지 전송장치 | |
KR0136396B1 (ko) | 전전자 교환기의 프로세서간 메세지 복구 버스구조 및 억세스 방법 | |
KR0137641B1 (ko) | 신호 중계 교환기의 메세지 우회 전송방법 | |
JPS6142981B2 (ko) | ||
KR100310225B1 (ko) | 공유메모리를 사용한 메세지 전달부 레벨2 처리회로팩의 이중화회로 | |
JP2001119359A (ja) | 伝送装置 | |
KR100405645B1 (ko) | 이중화된데이터송수신시스템에서의데이터유실방지방법 | |
KR950016088A (ko) | 프로세서간 단위 통신망간의 상호 연결장치 및 그 운용방법 | |
JP2507609B2 (ja) | Isdn加入者インタフェ―ス装置 | |
JPS6148249A (ja) | 回線切替装置 | |
KR20020076034A (ko) | 이중화 보드에서의 데이터 처리 방법 | |
KR970040769A (ko) | 고장 자동절체형 데이타전송장치 | |
KR200326001Y1 (ko) | 전전자 교환기의 공간스위치의 이중화 장치 | |
KR100265888B1 (ko) | 테이다 통신시스템의 택시링크 이증화 제어방법 | |
JPH1093480A (ja) | 伝送路切替装置 | |
JPS59122029A (ja) | 障害監視方式 | |
KR20000006473U (ko) | 에이티엠교환기에서 에스티엠-4급 물리계층 보드이중화 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070502 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |