KR0139964B1 - 패킷 교환장치의 패킷버스 상태정보 초기점검 방법 - Google Patents

패킷 교환장치의 패킷버스 상태정보 초기점검 방법

Info

Publication number
KR0139964B1
KR0139964B1 KR1019930026061A KR930026061A KR0139964B1 KR 0139964 B1 KR0139964 B1 KR 0139964B1 KR 1019930026061 A KR1019930026061 A KR 1019930026061A KR 930026061 A KR930026061 A KR 930026061A KR 0139964 B1 KR0139964 B1 KR 0139964B1
Authority
KR
South Korea
Prior art keywords
packet
status information
central
bus
packet bus
Prior art date
Application number
KR1019930026061A
Other languages
English (en)
Other versions
KR950023073A (ko
Inventor
박순준
이현철
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019930026061A priority Critical patent/KR0139964B1/ko
Publication of KR950023073A publication Critical patent/KR950023073A/ko
Application granted granted Critical
Publication of KR0139964B1 publication Critical patent/KR0139964B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40071—Packet processing; Packet format
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40045—Details regarding the feeding of energy to the node from the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40084—Bus arbitration

Abstract

본 발명은 패킷 교환장치의 패킷버스 상태정보 초기점검 방법에 관한 것으로, 패킷버스를 구성하는 중앙 중재장치의 특징 메모리 영역에 초기점검 플레그를 두어서 중앙 중재장치에 전원이 입력되는 초기에만 패킷버스의 상태정보를 점검하도록하고 리ㅅ 스위치 입력에 의한 리ㅅ시에는 패킷버스의 상태정보 점검을 생략함으로써 리ㅅ시에 중앙 중재장치를 보다 신속하게 이중화 전환시킬수 있다.

Description

패킷 교환장치의 패킷버스 상태정보 초기점검 방법
제1도 종래 패킷 교환장치의 패킷버스 구조를 도시한 블록도.
제2도 제1도에 도시된 중앙 중재장치와 국부 중재장치간의 제어버스에 대한 상태 점검동작을 설명하기 위한 순서도.
제3도 본 발명에 의한 패킷버스 상태정보 초기점검 방법을 설명하기 위한 흐름도.
*도면의 주요부분에 대한 부호의 설명
50,60:패킷버스
51a∼51n,53a∼53m,61a∼61n,63a∼63m:국부 중재장치
52,62:중앙 중재장치
본 발명은 패킷 교환장치에 관한 것으로, 특히 패킷버스를 구성하는 중앙중재장치의 특정 메모리 영역에 초지점검 플레그를 두어서 중앙 중재장치에 전원이 입력되는 초기에만 패킷버스의 상태정보를 점검하도록하고 리ㅅ 스위치 입력에 의한 리ㅅ시에는 패킷버스의 상태정보 점검을 생략함으로써 리ㅅ시에 중앙 중재장치를 보다 신속하게 이중화 전환 시키도록한 패킷 교환장치의 패킷버스 상태정보 초기점검 방법에 관한 것이다.
종래 패킷 교환장치의 패킷버스는 제1도에 도시된 바와 같이 구성되어 있다. 제1도에 있어서, 패킷버스(50)는 다수의 국부 중재장치(51a∼51n), 중앙 중재장치(52) 및 다수의 국부 중재장치(53a∼53m)를 구비하여 이루어지며, 패킷버스(60)는 다수의 국부 중재장치(61a∼61n), 중앙 중재장치(62) 및 다수의 국부 중재장치(63a∼63m)를 구비하여 이루어 진다. 국부 중재장치(51a∼51n,61a∼61n)의 각각에는 다수의 패킷호 제어장치가 연결되며, 국부 중재장치(51a∼51n)와 (61a∼61n)은 상호연결되어 이중화되어 있다. 국부 중재장치(53a∼53m,63a∼63m)의 각각에는 다스의 패킷 처리장치가 연결되며, 국부 중재장치(53a∼53m)와 (63a∼63m)은 상호연결되어 이중화되어 있다. 각각의 패킷호 제어장치는 패킷호를 제어하고, 각각의 패킷 처리장치는 데이터 패킷처리를 한다. 국부 중재장치(51a∼51n,61a∼61n)의 각각은 자신에게 접속된 패킷호 제어장치와 중앙 중재장치(52,62)간에 입출력되는 데이터를 전달하며, 국부 중재장치(53a∼53m,63a∼63m)레그의 각각은 자신에게 접속된 패킷 처리장치와 중앙 중재장치(52,62)는 자신에게 연결된 국부 중재장치(51a∼51n,61a∼61n)와 국부 중재장치(53a∼53m,63a∼63m)간에 입출력되는 데이터를 전달한다. 중앙 중재장치(52,62)는 패킷호 제어장치중에서 이중화 마스터로 지정된 하나로 부터 공급된 이중화 정보에 따라 이중화 동작을 수행하는데, 제1도에서 중앙 중재장치(52,62)의 각각은 이중화 마스터로 지정된 패킷호 제어장치(10)로 부터 공급되는 이중화 정보에 따라 이중화 동작을 수행한다.
중앙 중재장치(52,62)는 패킷호 제어장치중에서 이중화 마스터로 지정된 하나로 부터 공급된 이중화 정보에 따라 이중화 동작을 수행하는데, 제1도에서 중앙 중재장치(52,62)의 각각은 이중화 마스터로 지정된 패킷호 제어장치(10)로 부터 공급되는 이중화 정보에 따라 이중화 동작을 수행한다.
중앙 중재장치(52,62)는 전원이 입력된 초기에 패킷버스 상태정보를 점검하여 특정 메모리 영역에 저장하는데, 그 상태정보는 중앙 중재장치(52,62)에 연결되어있는 다수 제어버스의 상태 정보, 다수 국부 중재장치(51a∼51n,61a∼61n, 53a∼53m,63a∼63m)의 상태정보, 국부 중재장치(51a∼51n,61a∼61n)에 연결된 패킷호 제어장치의 상태정보 및, 국부 중재장치(53a∼53m,63a∼63m)에 연결된 패킷 처리장치의 상태정보를 포함한다. 이와 같은 점검 내용중에 중앙 중재장치(52,62)와 국부 중재장치(51a∼51n,61a∼61n, 53a∼53m,63a∼63m)간에 연결된 제어버스를 점검하는 경우, 제2도에 도시된 바와 같이 먼저 중앙 중재장치가 국부 중재장치 측으로 프리미티브(primitive) 신호를 보내면 국부 중재장치는 그에 대한 응답신호를 중앙 중재장치 측으로 보내고 이때 중앙 중재장치는 데이터를 국부 중재장치로 보내며 국부 중재장치가 테이타를 수신/처리한후 응답신호를 중앙 중재장치 측으로 보내면 중앙 중재장치는 종료 데이터를 국부 중재장치 측으로 보내고 이를 수신한 국부 중재장치가 중앙 중재장치 측으로 응답 신호를 보냄으로써 제어버스를 점검한다. 제2도에서 TW는 대기 시간을 나타낸다. 패킷버스(50,60)는 용량에 따라 중앙 중재장치(52,62)에 연결되는 국부 중재장치(51a∼51n,61a∼61n,53a∼53m,63a∼63m)의 개수가 변동될수 있는데, 이런 경우 연결되어 있지 않은 국부 중재장치에 대한 제어버스를 점검하는 과정에서 중앙 중재장치에서 정해놓은 대기시간을 모두 소비하게 되며 제어버스의 점검시에는 이중화 마스터로 지정된 패킷호 제어장치(10)로 부터 이중화 정보를 수신할 수 없는 상태가 된다. 또한, 중앙 중재장치(52,62)가 동작중에 리ㅅ되는 경우 액티브/스탠바이상태도 아닌 디액티브 상태가 되며, 이때 중앙 중재장치(52,62)는 패킷호 제어장치(10)로 부터 액티스/스탠바이 모드를 지정받아야만 이중화 상태를 유지할 수 있게 된다.
이상 설명한 바와 같은 패킷버스(50,60)는 동작중에 리ㅅ되는 경우 중앙 중재장치(52,62)가 자신의 메모리 영역에 저장된 패킷버스 상태 정보를 유지하고 있음에도 불구하고 패킷버스 상태정보를 점검하므로, 리ㅅ시에 이중화 전환 되는데 있어 많은 시간이 소요되는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 중앙 중재장치에 전원이 입력되는 초기에만 패킷버스 상태정보를 점검하도록 하고 리ㅅ시에는 패킷버스 상태정보의 점검을 생략함으로써 리ㅅ시에 중앙 중재장치를 신속하게 이중화 전환하도록한 패킷 교환장치의 패킷버스 상태정보 초기점검 방법을 제공하는데 목적이 있다.
이와 같은 목적을 달성하기 위하여, 본 발명은 전원입력 및 리ㅅ시에 중앙 중재장치를 초기화시키고 상기 중앙 중재장치의 메모리 소정영역에 있는 초기 점검 플레그가 소정값 인지의 여부를 판단하는 제1과정, 상기 제1과정 수행후 상기 초기 점검 플레그가 소정값이 아닌 경우 상기 중앙 중재장치가 제어버스와의 통신을 수행하여 패킷버스 상태정보를 저장하고 상기 초기 점검 플레그를 상기 소정값으로 전환시킨후 이중화 상태정보를 수신하여 이중화 상태정보에 따른 절차를 수행하는 제2과정 및, 상기 제1과정 수행후 상기 초기 점검 플레그가 소정값인 경우 상기 중앙 중재장치가 이중화 상태정보를 수신하여 이중화 상태정보에 따른 절차를 수행하는 제3과정을 포함하는 것을 특징으로 하는 패킷 교환장치의 패킷버스 상태정보 초기점검 방법을 제공한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명은 패킷버스 정보를 초기 점검하는 경우 제3도에 도시된 순서로 진행한다. 전원입력 및 리ㅅ시에 제1도의 중앙 중재장치(52,62)는 초기화된후 메모리 특정영역의 초기 점검 플레그가 약정된 소정값 인지의 여부를 판단한다. 이때. 전원입력된 경우에는 메모리 특정영역의 초기점검 플레그가 약정된 소정값을 가질수 없으므로 중앙 중재장치(52,62)는 제어버스와의 통신을 수행하여 패킷버스 상태정보를 점검해서 메모리에 저장한후 초기점검 플레그를 약정된 소정값을 가질수 없으므로 중앙 중재장치(52,62)는 제어버스와의 통신을 수행하여 패킷버스 상태정보를 점검해서 메모리에 저장한후 초기점검 플레그를 약정된 소정값으로 전환시켜 메모리 특정영역에 저장하고 이중화 마스터로 지정된 패킷호 제어장치(10)로 부터의 이중화 정보를 수신하여 그에 따른 절차를 수행한다. 또한, 정상동작중에 리ㅅ된 경우에는 메모리 특정영역의 초기점검 플레그가 약정된 소정값을 가질수 있으므로 중앙 중재장치(52,62)는 패킷버스 상태정보의 점검을 생략하고 이중화 마스터로 지정된 패킷호 제어장치(10)로 부터의 이중화 정보를 수신하여 그에 따른 절차를 수후행한다.
이상 설명한 바와 같이, 본 발명은 중앙 중재장치에 전원이 입력되는 초기에만 패킷버스 상태정보의 점검을 수행하고 리ㅅ시에는 패킷버스 상태정보의 점검을 생략하므로 리시에 중앙 중재장치를 신속하게 이중화 전환시킬수 있는 효과가 있다.

Claims (1)

  1. 패킷 교환장치의 패킷버스 상태정보 점검방법에 있어서.
    전원입력 및 리ㅅ시에 중앙 중재장치를 초기화시키고 상기 중앙 중재장치의 메모리 소정영역에 있는 초기 점검 플레그가 소정값 인지의 여부를 판단하는 제1과정, 상기 제1과정 수행후 상기 초기 점검 플레그가 소정값이 아닌 경우 상기 중앙 중재장치가 제어버스와의 통신을 수행하여 패킷버스 상태정보를 저장하고 사익 초기 점검 플레그를 상기 소정값으로 전환시킨후 이중화 상태정보를 수신하여 이중화 상태정보에 따른 절차를 수행하는 제2과정 및, 상기 제1과정 수행후 상기 초기 점검 플레그가 소정값인 경우 상기 중앙 중재장치가 이중화 상태정보를 수힌하여 이중화 상태정보에 따른 절차를 수행하는 제3과정을 포함하는 것을 특징으로 하는 패킷 교환장치의 패킷버스 상태정보 초기점검 방법.
KR1019930026061A 1993-12-01 1993-12-01 패킷 교환장치의 패킷버스 상태정보 초기점검 방법 KR0139964B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930026061A KR0139964B1 (ko) 1993-12-01 1993-12-01 패킷 교환장치의 패킷버스 상태정보 초기점검 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930026061A KR0139964B1 (ko) 1993-12-01 1993-12-01 패킷 교환장치의 패킷버스 상태정보 초기점검 방법

Publications (2)

Publication Number Publication Date
KR950023073A KR950023073A (ko) 1995-07-28
KR0139964B1 true KR0139964B1 (ko) 1998-07-01

Family

ID=19369563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026061A KR0139964B1 (ko) 1993-12-01 1993-12-01 패킷 교환장치의 패킷버스 상태정보 초기점검 방법

Country Status (1)

Country Link
KR (1) KR0139964B1 (ko)

Also Published As

Publication number Publication date
KR950023073A (ko) 1995-07-28

Similar Documents

Publication Publication Date Title
CA1227860A (en) Controller for a cross-point switching matrix
US6327670B1 (en) Duplex processor with an update bus and method for operating the update bus
KR100258079B1 (ko) 밀결합 결함 허용 시스템에서 메모리 버스 확장에 의한 동시 쓰기 이중화 장치
KR0139964B1 (ko) 패킷 교환장치의 패킷버스 상태정보 초기점검 방법
JPH1021106A (ja) 半導体集積回路
JPH09218788A (ja) インサービス直接ダウンロード方式
KR100227611B1 (ko) 통신처리시스템에서 축적장치의 이중화 제어장치
JP3161319B2 (ja) マルチプロセッサシステム
JPH06187066A (ja) 複数の中央演算処理装置を有するマイクロプロセッサ
KR100448218B1 (ko) 이중화 보드 시스템 및 그의 이중화 보드 절체 방법
JP2859229B2 (ja) 監視制御装置
KR100197447B1 (ko) 전전자 교환기의 노드 이중화 방법 및 그 장치
CN1230757C (zh) 数字信号处理器间的信号组传送的系统和方法
KR940004732B1 (ko) 실시간 운영체계에서의 입출력 장치의 초기화 방법
JP2658853B2 (ja) 通信制御装置
JPH0675653A (ja) 計算機冗長制御方式
JP2988096B2 (ja) マルチプロセッサ構成の交換システムにおけるファイル管理・転送方法
JPH10260867A (ja) データ比較装置
KR100208281B1 (ko) 교환시스템에 있어서 하위프로세서
JPH07234802A (ja) モジュール切替制御方式
JPH02185136A (ja) ワークステーションアドレス設定方法
KR20010028615A (ko) 교환기의 이중화 장치
JPH0237458A (ja) 冗長バス構成のバス制御方式
JPH05108592A (ja) マルチｃｐｕシステムにおけるユニツト管理方法
JPH05244202A (ja) 通信処理装置の運用プログラム切替方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee