KR100197447B1 - 전전자 교환기의 노드 이중화 방법 및 그 장치 - Google Patents

전전자 교환기의 노드 이중화 방법 및 그 장치 Download PDF

Info

Publication number
KR100197447B1
KR100197447B1 KR1019960034351A KR19960034351A KR100197447B1 KR 100197447 B1 KR100197447 B1 KR 100197447B1 KR 1019960034351 A KR1019960034351 A KR 1019960034351A KR 19960034351 A KR19960034351 A KR 19960034351A KR 100197447 B1 KR100197447 B1 KR 100197447B1
Authority
KR
South Korea
Prior art keywords
node
interrupt
processor board
power
communication node
Prior art date
Application number
KR1019960034351A
Other languages
English (en)
Other versions
KR19980015118A (ko
Inventor
권환우
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019960034351A priority Critical patent/KR100197447B1/ko
Publication of KR19980015118A publication Critical patent/KR19980015118A/ko
Application granted granted Critical
Publication of KR100197447B1 publication Critical patent/KR100197447B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54558—Redundancy, stand-by

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 통신 노드 보드의 전원 오프 절체시의 이중화를 개선하도록 하기에 적합한 전전자 교환기의 노드 이중화 방법 및 그 장치에 관한 것으로서, 종래의 기술에 있어서는 소프트웨어에 의한 제어를 통해 이중화 절체가 일어나는 경우에는 절체 시간이 오래 걸리기 때문에 이에 따른 문제 발생 소지가 많아지게 되는 결점이 있었으나, 본 발명에서는 자신의 전원이 오프 상태로 되기 전에 전원이 공급되는 측의 통신 노드를 모두 액티브 상태로 만들어 놓고 자신도 전원 오프에 의해 기능을 상실하므로 상대 프로세서 보드 B가 액티브 잡 초기화에 의해 늦게 액티브 상태로 천이되더라도 상대 통신 노드의 기능은 이미 절체가 완료되어 있기 때문에 정상 동작을 수행하고 있기 때문에 문제 발생의 소지를 최소화 할 수 있으므로 상술한 결점을 개선시킬 수 있는 것이다.

Description

전전자 교환기의 노드 이중화 방법 및 그 장치
제1도는 본 발명에 따른 전전자 교환기의 노드 이중화 방법 및 그 장치가 적용될 수 있는 전체 블록도.
제2도는 본 발명에 따른 전전자 교환기의 노드 이중화 방법 및 그 장치의 일 실시예를 나타낸 블록도.
제3도는 본 발명의 따른 전전자 교환기의 노드 이중화 방법의 일 실시예를 단계별로 나타낸 순서도.
* 도면의 주요부분에 대한 부호의 설명
10 : 전원팩 A 12 : 프로세서 보드 A
14 : 전원팩 B 16 : 프로세서 보드 B
20 : 인터럽트 제어부 30 : 중앙 처리 장치
40 : 저장부 50 : M-버스 통신 포트
본 발명은 전전자 교환기의 노드(Node) 이중화 방법 및 그 장치에 관한 것으로서, 특히, 통신 노드 보드의 전원 오프 절체시의 이중화를 개선하도록 하기에 적합한 전전자 교환기의 노드 이중화 방법 및 그 장치에 관한 것이다.
이와 관련하여, 동일 전원 장치에는 일반적으로 여러 종류 및 여러 개의 하드웨어(Hardware) 장치가 연결되어 동작되고 있다.
따라서 전원 장치 오프시 이에 연결되어 동작하고 있는 다수의 하드웨어 장치들이 자신의 기능을 상실하게 된다.
특히, 하드웨어가 아닌 소프트웨어(Software)에 의한 제어를 통해 이중화 절체가 일어나는 경우에는 절체 시간이 오래 걸리기 때문에 이에 따른 문제 발생 소지가 많아지게 되는 결점이 있다.
본 발명은 이와 같은 종래 기술의 결점을 해결하기 위하여 안출한 것으로서, 전원 장치로부터 제공되는 AC 장애 신호를 이용하여 프로세서 보드로부터 이중화 제어를 받는 통신 노드 보드의 전원 오프 절체시의 이중화를 개선하도록 할 수 있는 전전자 교환기의 노드 이중화 방법 및 그 장치를 제공하는 데 그 목적이 있다.
이하, 이와 같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
AC 장애 신호는 전전자 교환기의 전원팩이 제공하는 것으로서, 전원팩 오프시 출력 전원이 끊어지기 약 20msec 이전에 AC 장애 신호가 출력되는데 본 발명은 이와 같은 AC 장애 신호 출력 기능을 이용하여 전전자 교환기의 IPC(Inter Processor Communication) 통신 노드의 이중화 절체 방식을 개선하기 위한 것으로 특히, 프로세서 보드도 함께 이중화되어 있는 경우에 대한 것이다.
제1도를 참조하면, 제1도는 본 발명에 따른 전전자 교환기의 노드 이중화 방법 및 그 장치가 적용될 수 있는 전체 블록도로서, A-사이드(Side) 및 B-사이드로 나뉘어 A-사이드의 전원팩 A(10)에는 프로세서 보드A(12)와 다수의 제1, 제2, 제n 통신 노드가 연결되어 있으며, B-사이드의 전원팩 B(14)에는 프로세서 보드 B(16)와 다수의 제1, 제2, 제n 통신 노드가 연결되어 이루어진다.
이와 같이 이루어지는 본 발명을 상세하게 설명하면 다음과 같다.
먼저, A-사이드 전원팩 A(10)에는 프로세서 보드A(12)와 다수의 제1, 제2, 제n 통신 노드가 연결되어 있으며, B-사이드의 전원팩 B(14)에는 프로세서 보드 B(16)와 다수의 제1, 제2, 제n 통신 노드가 연결되어 있다.
이에, 프로세서 보드A(12) 및 프로세서 보드 B(16)는 상호 액티브(Active)/스탠바이(Stand-by) 형태로 구성되며, 액티브인 프로세서 보드 만이 제어용 공통 버스인 M-버스를 통해서 통신 노드의 액티브/스탠바이 제어를 수행한다.
다음, 각각의 A-사이드의 통신 노드와 B-사이드의 통신 노드가 서로 쌍으로 액티브/스탠바이 형태로 운영되며, 이의 결정은 현저 액티브로 동작하는 프로세서 보드에 의해 결정된다.
이때, A-사이드의 프로세서 보드A(12) 및 제1, 제2, 제n 통신 노드가 액티브이고 B-사이드의 프로세서 보드 B(16) 및 제1, 제2, 제n 통신 노드가 스탠바이 상태라고 할 경우를 생각해 보자.
먼저, AC 장애 신호 출력 기능을 이용하지 않은 종래 기술에 따른 절체 방식의 경우에 있어서 전원팩 A(10)를 오프시키면 A-사이드의 프로세서 보드A(12)와 제1, 제2, 제n 통신 노드의 액티브 기능이 상실된다.
이에, 프로세서 보드 B(16)는 프로세서 보드 B(16)가 장애 상태임을 감지한 후, 스탠바이 상태에서 액티브 상태로 천이되어 M-버스를 통해 B-사이드의 제1, 제2, 제n 통신 노드를 액티브 상태로 제어해야 이중화된 통신 노드의 기능이 수행될 수 있는 것이다.
그러나 이때까지는 소프트웨어에 의한 프로세서 보드 B(16)의 액티브 잡(Job) 초기화 시간 및 B-사이드의 제1, 제2, 제n 통신 노드 액티브로 인해 통신 노드의 기능이 이중화되어 있지만 상당 시간 중지될 수밖에 없으며, 이로 인하여 통신 노드를 사용하는 해당 하드웨어 장치에 영향을 주게 된다.
본 발명은 이와 같은 문제점을 개선하기 위한 것으로, 프로세서 보드에서 AC 장애 신호를 이용하여 전원이 오프될 경우 AC 장애 신호 출력 후, 전원이 유지되는 20msec 시간을 이용하여 이중화된 통신 노드의 절체 시간을 단축시키기 위한 방안에 대한 것으로, 이를 제2도에서 보면 다음과 같다.
제2도는 본 발명에 따른 전전자 교환기의 노드 이중화 방법 및 그 장치의 일 실시 예를 나타낸 블록도로서, AC 장애 신호를 인가받아 우선 순위가 가장 높은 인터럽트 레벨을 구동하는 소스(Source)로 출력하는 인터럽트(Interrupt) 제어부(20)오, 인터럽트 제어부(20)의 출력을 인가받아 이에 따른 프로그램을 동작시킬 제어 기능을 수행하는 중앙 처리 장치(Center Processing Unit; CPU)(30)와, 인터럽트를 수행하는 프로그램을 저장하고 있어, 중앙 처리 장치(30)의 제어를 받아 AC 장애 신호가 출력된 후, 전원이 공급되는 동안의 시간을 이용하여 기설정된 M-버스 통신 포트(50) 및 M-버스를 통해 통신 노드의 절체 기능이 수행되도록 하는 저장부(40)를 포함하여 이루어진다.
이와 같이 이루어지는 본 발명을 제3도를 참조하여 보면 다음과 같다.
먼저, 인터럽트 제어부(20)는 AC 장애 신호를 인가받아 우선 순위가 가장 높은 인터럽트 레벨인 레벨 7신호(IRQ7)를 구동하는 소스로 사용하여 이를 중앙 처리 장치(30)로 알려주며, 중앙 처리 장치(30)는 인터럽트 제어부(20)로부터 인터럽트 정보를 인가받아 이에 따른 프로그램을 동작시킬 제어 기능을 수행한다.
다음, 저장부(40)는 인터럽트를 수행하는 프로그램을 저장하고 있어, 중앙 처리 장치(30)의 제어를 받아 AC 장애 신호가 출력된 후, 전원이 공급되는 20msec 동안의 시간을 이용하여 기설정된 M-버스 통신 포트(50) 및 M-버스를 통해 통신 노드의 절체 기능이 수행되도록 한다.
이와 같은 인터럽트를 수행하는 프로그램은 제3도와 같다.
제3도는 본 발명의 따른 전전자 교환기의 노드 이중화 방법 및 그 장치의 일 실시 예를 단계별로 나타낸 순서도이다.
먼저, AC 장애 인터럽트 (IRQ7)가 발생될 경우 프로세서 보드의 실장 위치를 판단한다(100).
다음, 상술한 단계(100)에서 프로세서 보드의 실장 위치가 A-사이드이면 A-사이드의 모든 전원이 20msec 내에 오프 상태로 되기 때문에 B-사이드의 통신 노드를 액티브 상태가 되도록 한다(110).
또한, 상술한 단계(100)에서 프로세서 보드의 실장 위치가 B-사이드이면 B-사이드의 모든 전원이 20msec 내에 오프 상태로 되기 때문에 A-사이드의 통신 노드를 액티브 상태가 되도록 한다(120).
이때, 이와 같은 프로그램의 수행은 짧은 시간에 수행될 수 있도록 만들어져야 할 것이다.
이상에서 설명한 바와 같이 본 발명은 자신의 전원이 오프 상태로 되기 전에 전원이 공급되는 측의 통신 노드를 모두 액티브 상태로 만들어 놓고 자신도 전원 오프에 의해 기능을 상실하므로 상대 프로세서 보드 B가 액티브 잡 초기화에 의해 늦게 액티브 상태로 천이되더라도 상대 통신 노드의 기능은 이미 절체가 완료되어 있기 때문에 정상 동작을 수행하고 있으므로 문제 발생의 소지를 최소화 할 수 있는 효과가 있다.

Claims (2)

  1. AC 장애 인터럽트가 발생될 경우 프로세서 보드의 실장 위치를 판단하는 단계(100)와; 상기 단계(100)에서 프로세서 보드의 실장 위치가 A-사이드이면 B-사이드의 통신 노드를 액티브 상태가 되도록 하는 단계(110)와; 상기 단계(100)에서 프로세서 보드의 실장 위치가 B-사이드이면 A-사이드의 통신 노드를 액티브 상태가 되도록 하는 단계(120)를 포함하여 이루어지는 전전자 교환기의 노드 이중화 방법.
  2. AC 장애 신호를 인가받아 우선 순위가 가장 높은 인터럽트 레벨을 구동하는 소스로 출력하는 인터럽트 제어부(20)와; 상기 인터럽트 제어부(20)의 출력을 인가받아 이에 따른 프로그램을 동작시킬 제어 기능을 수행하는 중앙 처리 장치(30)와; 인터럽트를 수행하는 프로그램을 저장하고 있어, 상기 중앙 처리 장치(30)의 제어를 받아 AC 장애 신호가 출력된 후, 정원이 공급되는 동안의 시간을 이용하여 M-버스 통신 포트(50) 및 M-버스를 통해 통신 노드의 절체 기능이 수행되도록 하는 저장부(40)를 포함하여 이루어지는 전전자 교환기의 노드 이중화 장치.
KR1019960034351A 1996-08-20 1996-08-20 전전자 교환기의 노드 이중화 방법 및 그 장치 KR100197447B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960034351A KR100197447B1 (ko) 1996-08-20 1996-08-20 전전자 교환기의 노드 이중화 방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960034351A KR100197447B1 (ko) 1996-08-20 1996-08-20 전전자 교환기의 노드 이중화 방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR19980015118A KR19980015118A (ko) 1998-05-25
KR100197447B1 true KR100197447B1 (ko) 1999-06-15

Family

ID=19470024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034351A KR100197447B1 (ko) 1996-08-20 1996-08-20 전전자 교환기의 노드 이중화 방법 및 그 장치

Country Status (1)

Country Link
KR (1) KR100197447B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418342B1 (ko) * 1998-12-16 2004-06-10 엘지전자 주식회사 교환기에서전원오프에의한이중화절체방법

Also Published As

Publication number Publication date
KR19980015118A (ko) 1998-05-25

Similar Documents

Publication Publication Date Title
KR100197447B1 (ko) 전전자 교환기의 노드 이중화 방법 및 그 장치
KR100239059B1 (ko) 이중화 액티브/스탠바이 제어 방법
KR100388965B1 (ko) 교환기의 프로세서 보드별 크로스 이중화 장치
KR100291033B1 (ko) 네트웍 시스템의 클락 이중화 관리 장치 및방법
KR0139964B1 (ko) 패킷 교환장치의 패킷버스 상태정보 초기점검 방법
KR100448218B1 (ko) 이중화 보드 시스템 및 그의 이중화 보드 절체 방법
KR200183008Y1 (ko) 근거리 정보 통신망 시스템의 통신망 자동복구장치
KR100208281B1 (ko) 교환시스템에 있어서 하위프로세서
KR100825458B1 (ko) 기지국 제어장치 망동기 보드 이중화를 위한 이중화 보드장치
KR100233903B1 (ko) 이중화 액티브/스탠바이 결정 방법 및 회로
KR19990059294A (ko) 교환기에서의 이중화 스위칭 시스템
KR19990001831A (ko) 공유 메모리를 이용한 이중화 방법
KR19990031949A (ko) 넘버 7 망관리 블록의 마스터/슬레이브 제어 방법
KR19990031951A (ko) 넘버 7 망관리 분산 제어 방법
KR200317562Y1 (ko) 원격전원 공급제어장치
JPH0695904A (ja) 二重化構成制御システムの系切り替え処理方式
KR20010045530A (ko) 교환기 스위칭 시스템의 무정전 전원 공급 모드시 구동장치 및 방법
JP2000083043A (ja) 電源制御方法
JPH0836551A (ja) 並列プロセッサ
KR19980084890A (ko) 길치 제거 회로를 이용한 이중화 액티브/스탠바이 제어 방법
KR20000019218A (ko) 교환기에 있어서 디바이스 보드의 전원 공급 장치
JPH0241260B2 (ko)
JPH10173587A (ja) 監視制御装置
JPH05158725A (ja) 切替装置
JPH0613936A (ja) 伝送端局装置の切替回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020225

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee