JPH05108592A - マルチｃｐｕシステムにおけるユニツト管理方法 - Google Patents
マルチｃｐｕシステムにおけるユニツト管理方法Info
- Publication number
- JPH05108592A JPH05108592A JP26603991A JP26603991A JPH05108592A JP H05108592 A JPH05108592 A JP H05108592A JP 26603991 A JP26603991 A JP 26603991A JP 26603991 A JP26603991 A JP 26603991A JP H05108592 A JPH05108592 A JP H05108592A
- Authority
- JP
- Japan
- Prior art keywords
- identification code
- cpu
- unit
- management
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明は、マルチＣＰＵシステムにおけるユ
ニット管理方法に関し、一部のＣＰＵユニットに障害が
発生しても、その配下のＩ／Ｏユニットを運用可能にさ
せることを目的とする。 【構成】 各Ｉ／Ｏユニット(1) に、管理元ＣＰＵの識
別コードが設定されたハードウェア設定器(2) と、識別
コードをソフトウェアで設定可能な識別コードレジスタ
(3) と、前記ハードウェア設定器(2) と識別コードレジ
スタ(3) のうちのどちらが有効かを示す選択回路(4) で
構成された管理元ＣＰＵ識別部を設け、該識別コードレ
ジスタ(3) を全ての管理ＣＰＵが共通に書換え可能とす
ることでＩ／Ｏユニット(1) の管理元ＣＰＵを変更する
ことができることを特徴とする。
ニット管理方法に関し、一部のＣＰＵユニットに障害が
発生しても、その配下のＩ／Ｏユニットを運用可能にさ
せることを目的とする。 【構成】 各Ｉ／Ｏユニット(1) に、管理元ＣＰＵの識
別コードが設定されたハードウェア設定器(2) と、識別
コードをソフトウェアで設定可能な識別コードレジスタ
(3) と、前記ハードウェア設定器(2) と識別コードレジ
スタ(3) のうちのどちらが有効かを示す選択回路(4) で
構成された管理元ＣＰＵ識別部を設け、該識別コードレ
ジスタ(3) を全ての管理ＣＰＵが共通に書換え可能とす
ることでＩ／Ｏユニット(1) の管理元ＣＰＵを変更する
ことができることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、データ集配信システ
ム、より具体的にはビル管理システム、電力システムな
どの自動化されたシステムで用いられるようなリアルタ
イムプロセッサ装置に関する。近年のリアルタイムプロ
セッサ装置は、高速化に加えシステム構築の柔軟性が要
求されている。この対策として現在、小規模から大規模
まで単一のアーキテクチャで構成することが可能なマル
チＣＰＵタイプの装置が開発されている。
ム、より具体的にはビル管理システム、電力システムな
どの自動化されたシステムで用いられるようなリアルタ
イムプロセッサ装置に関する。近年のリアルタイムプロ
セッサ装置は、高速化に加えシステム構築の柔軟性が要
求されている。この対策として現在、小規模から大規模
まで単一のアーキテクチャで構成することが可能なマル
チＣＰＵタイプの装置が開発されている。
【０００２】
【従来の技術】従来、一つの管理ＣＰＵユニットと複数
のＩ／Ｏユニットで構成されているようなシングルＣＰ
Ｕシステムにおいては、Ｉ／Ｏユニットからの割り込み
情報は割り込み信号線をバス上に設け、それにより管理
ＣＰＵユニットに通知している。しかし、複数の管理Ｃ
ＰＵユニットと複数のＩ／Ｏユニットで構成されている
ようなマルチＣＰＵシステムでは、上記方法によれば複
数の割り込み信号線をバス上に設ける必要があり、した
がってハードウェア規模が増大する。
のＩ／Ｏユニットで構成されているようなシングルＣＰ
Ｕシステムにおいては、Ｉ／Ｏユニットからの割り込み
情報は割り込み信号線をバス上に設け、それにより管理
ＣＰＵユニットに通知している。しかし、複数の管理Ｃ
ＰＵユニットと複数のＩ／Ｏユニットで構成されている
ようなマルチＣＰＵシステムでは、上記方法によれば複
数の割り込み信号線をバス上に設ける必要があり、した
がってハードウェア規模が増大する。
【０００３】このため、マルチＣＰＵシステムにおける
Ｉ／Ｏユニットの割り込み通知方法の技術として、図５
に示すようにＩ／Ｏユニットが管理元のＣＰＵユニット
に設けられた所定の割り込み要因レジスタに直接書込み
を行う方法がある。
Ｉ／Ｏユニットの割り込み通知方法の技術として、図５
に示すようにＩ／Ｏユニットが管理元のＣＰＵユニット
に設けられた所定の割り込み要因レジスタに直接書込み
を行う方法がある。
【０００４】この方法では、各Ｉ／Ｏユニットは、割り
込み通知先を識別する必要があるため、管理元のＣＰＵ
ユニットに設けられた所定の割り込み要因レジスタのア
ドレスを示す識別コードを設定したハードウェア設定器
が設けられている。
込み通知先を識別する必要があるため、管理元のＣＰＵ
ユニットに設けられた所定の割り込み要因レジスタのア
ドレスを示す識別コードを設定したハードウェア設定器
が設けられている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
方法によれば、Ｉ／Ｏユニットの割り込み通知先は予め
定められたＣＰＵユニットに限定されている。従って、
管理元のＣＰＵユニットが故障した場合には、その配下
にあたる全てのＩ／Ｏユニットが処理不能になるという
問題があった。
方法によれば、Ｉ／Ｏユニットの割り込み通知先は予め
定められたＣＰＵユニットに限定されている。従って、
管理元のＣＰＵユニットが故障した場合には、その配下
にあたる全てのＩ／Ｏユニットが処理不能になるという
問題があった。
【０００６】
【課題を解決するための手段】図１は第１の発明の基本
原理を示す説明図である。同図において、本発明は、複
数の管理ＣＰＵユニットと複数のＩ／Ｏユニットから構
成されるマルチＣＰＵシステムにおいて、各Ｉ／Ｏユニ
ット(1) に、管理元ＣＰＵの識別コードが設定されたハ
ードウェア設定器(2) と、識別コードをソフトウェアで
設定可能な識別コードレジスタ(3) と、前記ハードウェ
ア設定器(2) と識別コードレジスタ(3)のうちのどちら
が有効かを示す選択回路(4) で構成された管理元ＣＰＵ
識別部を設け、該識別コードレジスタ(3) を全ての管理
ＣＰＵが共通に書換え可能とすることでＩ／Ｏユニット
(1) の管理元ＣＰＵを変更することができることを特徴
とするマルチＣＰＵシステムにおけるユニット管理方法
である。
原理を示す説明図である。同図において、本発明は、複
数の管理ＣＰＵユニットと複数のＩ／Ｏユニットから構
成されるマルチＣＰＵシステムにおいて、各Ｉ／Ｏユニ
ット(1) に、管理元ＣＰＵの識別コードが設定されたハ
ードウェア設定器(2) と、識別コードをソフトウェアで
設定可能な識別コードレジスタ(3) と、前記ハードウェ
ア設定器(2) と識別コードレジスタ(3)のうちのどちら
が有効かを示す選択回路(4) で構成された管理元ＣＰＵ
識別部を設け、該識別コードレジスタ(3) を全ての管理
ＣＰＵが共通に書換え可能とすることでＩ／Ｏユニット
(1) の管理元ＣＰＵを変更することができることを特徴
とするマルチＣＰＵシステムにおけるユニット管理方法
である。
【０００７】図２は第２の発明の基本原理を示す説明図
である。同図において、本発明は、複数の管理ＣＰＵユ
ニットと複数のＩ／Ｏユニットから構成されるマルチＣ
ＰＵシステムにおいて、各ＣＰＵユニット(6) に、それ
ぞれの識別コードが設定されたハードウェア設定器(7)
と、ソフトウェアで設定可能な識別コードレジスタ(8)
と、Ｉ／Ｏユニット(9) からの識別コードとハードウェ
ア設定器(7) の内容およびＩ／Ｏユニット(9) からの識
別コードと識別コードレジスタ(8) の内容とを比較し、
割り込み要因レジスタ(10)の書込みを許可する比較部(1
1)とを有し、識別コードを、書換え可能かつ複数とする
ことにより管理ＣＰＵ管理体系を変更できることを特徴
とするマルチＣＰＵシステムにおけるユニット管理方法
である。
である。同図において、本発明は、複数の管理ＣＰＵユ
ニットと複数のＩ／Ｏユニットから構成されるマルチＣ
ＰＵシステムにおいて、各ＣＰＵユニット(6) に、それ
ぞれの識別コードが設定されたハードウェア設定器(7)
と、ソフトウェアで設定可能な識別コードレジスタ(8)
と、Ｉ／Ｏユニット(9) からの識別コードとハードウェ
ア設定器(7) の内容およびＩ／Ｏユニット(9) からの識
別コードと識別コードレジスタ(8) の内容とを比較し、
割り込み要因レジスタ(10)の書込みを許可する比較部(1
1)とを有し、識別コードを、書換え可能かつ複数とする
ことにより管理ＣＰＵ管理体系を変更できることを特徴
とするマルチＣＰＵシステムにおけるユニット管理方法
である。
【０００８】すなわち、ソフトウェアにより識別コード
レジスタ(8) を有効にすることにより、ハードウェア設
定器(7) に設定された識別コードと識別コードレジスタ
(8)に設定された識別コードとの二つのＣＰＵ識別コー
ドを持つことにより管理体系を変更する。
レジスタ(8) を有効にすることにより、ハードウェア設
定器(7) に設定された識別コードと識別コードレジスタ
(8)に設定された識別コードとの二つのＣＰＵ識別コー
ドを持つことにより管理体系を変更する。
【０００９】
【作用】第１の発明では、故障したＣＰＵユニットを他
のＣＰＵユニットが検出すると、検出したそのＣＰＵユ
ニットは、故障したＣＰＵユニットに属するＩ／Ｏユニ
ットの識別コードレジスタ(3) に自らの識別コードを書
き込み、その後、選択回路(4) を制御し、識別コードレ
ジスタ(3) 側の識別コードを有効とさせる。従って、故
障したＣＰＵユニットの配下のＩ／Ｏユニットは、識別
コードレジスタに書き込まれた識別コードを持つＣＰＵ
ユニットに割り込み通知を行うため、処理を続行するこ
とができる。
のＣＰＵユニットが検出すると、検出したそのＣＰＵユ
ニットは、故障したＣＰＵユニットに属するＩ／Ｏユニ
ットの識別コードレジスタ(3) に自らの識別コードを書
き込み、その後、選択回路(4) を制御し、識別コードレ
ジスタ(3) 側の識別コードを有効とさせる。従って、故
障したＣＰＵユニットの配下のＩ／Ｏユニットは、識別
コードレジスタに書き込まれた識別コードを持つＣＰＵ
ユニットに割り込み通知を行うため、処理を続行するこ
とができる。
【００１０】第２の発明では、あるＣＰＵユニットが故
障した場合、他のＣＰＵユニットによって故障ＣＰＵユ
ニットの識別コードを識別コードレジスタ(8) に書き込
み、故障ＣＰＵユニットの識別コードと自ユニットの識
別コードとの二つの識別コードを持ち、何れの識別コー
ドに対しても応答する。従って故障ＣＰＵユニットの管
理下にあるＩ／Ｏユニットからの割り込み通知にも対応
できる。
障した場合、他のＣＰＵユニットによって故障ＣＰＵユ
ニットの識別コードを識別コードレジスタ(8) に書き込
み、故障ＣＰＵユニットの識別コードと自ユニットの識
別コードとの二つの識別コードを持ち、何れの識別コー
ドに対しても応答する。従って故障ＣＰＵユニットの管
理下にあるＩ／Ｏユニットからの割り込み通知にも対応
できる。
【００１１】
【実施例】図３は第１の発明を実施するための装置構成
図である。同図の構成は、識別コードＡのＣＰＵユニッ
トＡ(20)とその配下にあるＩ／ＯユニットＡ1，Ａ2，…
Ａ n (21)と、識別コードＢのＣＰＵユニットＢ(22)とそ
の配下にあるＩ／ＯユニットＢ1, Ｂ2, …Ｂn (23)で構
成されるようなマルチＣＰＵシステムである。
図である。同図の構成は、識別コードＡのＣＰＵユニッ
トＡ(20)とその配下にあるＩ／ＯユニットＡ1，Ａ2，…
Ａ n (21)と、識別コードＢのＣＰＵユニットＢ(22)とそ
の配下にあるＩ／ＯユニットＢ1, Ｂ2, …Ｂn (23)で構
成されるようなマルチＣＰＵシステムである。
【００１２】ＣＰＵユニットは１本のバスでＩ／Ｏユニ
ットと接続されており、１つのＩ／ＯユニットはどのＣ
ＰＵに情報を通知すればよいかを判別するため、それぞ
れに、ＣＰＵの識別コードをハードウェア設定器(27)に
持っている。そしてその識別コードにしたがって割り込
みの通知を含む情報の転送先を決める構成である。ま
た、Ｉ／Ｏユニットには、例えば管理システムにおいて
は温度センサ、表示装置、他装置へ伝送するための通信
装置等が接続されている。
ットと接続されており、１つのＩ／ＯユニットはどのＣ
ＰＵに情報を通知すればよいかを判別するため、それぞ
れに、ＣＰＵの識別コードをハードウェア設定器(27)に
持っている。そしてその識別コードにしたがって割り込
みの通知を含む情報の転送先を決める構成である。ま
た、Ｉ／Ｏユニットには、例えば管理システムにおいて
は温度センサ、表示装置、他装置へ伝送するための通信
装置等が接続されている。
【００１３】ＣＰＵユニットＡ(20)に障害が発生し動作
不能であることをＣＰＵユニットＢ(22)が検出すると、
Ｉ／ＯユニットＡ1，Ａ2，…Ａn (21)の識別コードレジ
スタ(24)に識別コードＢを書き込む。その後、Ｉ／Ｏユ
ニットＡ1，Ａ2，…Ａn (21)の選択回路(25)を制御し、
Ｉ／ＯユニットＡ1，Ａ2，…Ａn (21)の識別コードを識
別コードレジスタ(24)の内容とするように切換える。
不能であることをＣＰＵユニットＢ(22)が検出すると、
Ｉ／ＯユニットＡ1，Ａ2，…Ａn (21)の識別コードレジ
スタ(24)に識別コードＢを書き込む。その後、Ｉ／Ｏユ
ニットＡ1，Ａ2，…Ａn (21)の選択回路(25)を制御し、
Ｉ／ＯユニットＡ1，Ａ2，…Ａn (21)の識別コードを識
別コードレジスタ(24)の内容とするように切換える。
【００１４】選択回路(25)は、例えば設定値“０”を
“１”に切り換えるような１ビット選択レジスタから構
成することができる。識別コードレジスタ(24)は、例え
ば４ビット、８ビットレジスタで構成することができ
る。
“１”に切り換えるような１ビット選択レジスタから構
成することができる。識別コードレジスタ(24)は、例え
ば４ビット、８ビットレジスタで構成することができ
る。
【００１５】その後Ｉ／ＯユニットＡ1，Ａ2，…Ａn (2
1)は割り込みが発生すると、識別コードレジスタ(24)の
内容で表されるＣＰＵユニットの割り込み要因レジスタ
(26)に要因の書き込みを行うため、Ｉ／Ｏユニット
Ａ1，Ａ2，…Ａn (21)の割り込み情報は今度はＣＰＵユ
ニットＢ(22)に通知される。
1)は割り込みが発生すると、識別コードレジスタ(24)の
内容で表されるＣＰＵユニットの割り込み要因レジスタ
(26)に要因の書き込みを行うため、Ｉ／Ｏユニット
Ａ1，Ａ2，…Ａn (21)の割り込み情報は今度はＣＰＵユ
ニットＢ(22)に通知される。
【００１６】従って、ＣＰＵユニットＢ(22)は、Ｉ／Ｏ
ユニットＡ1，Ａ2，…Ａn (21)を自らの管理下に置き、
それによりＩ／ＯユニットＡ1，Ａ2，…Ａn (21)の処理
が可能となる。
ユニットＡ1，Ａ2，…Ａn (21)を自らの管理下に置き、
それによりＩ／ＯユニットＡ1，Ａ2，…Ａn (21)の処理
が可能となる。
【００１７】図４は第２の発明を実施するための装置構
成図である。識別コードＡのＣＰＵユニットＡ(30)と、
その管理下にあるＩ／ＯユニットＡ1，Ａ2，…Ａn (31)
と識別コードＢのＣＰＵユニットＢ(32)とその管理下に
あるＩ／ＯユニットＢ1, Ｂ2…Ｂn (33)で構成されるよ
うなマルチＣＰＵシステムにおいて、ＣＰＵユニットＡ
(30)が故障し動作不能となった場合、ＣＰＵユニットＡ
(30)は動作を停止し、ＣＰＵユニットＢ(32)はＣＰＵユ
ニットＡ(30)の識別コード“Ａ”をＣＰＵユニットＢ(3
2)の識別コードレジスタ(36)へ書き込む。
成図である。識別コードＡのＣＰＵユニットＡ(30)と、
その管理下にあるＩ／ＯユニットＡ1，Ａ2，…Ａn (31)
と識別コードＢのＣＰＵユニットＢ(32)とその管理下に
あるＩ／ＯユニットＢ1, Ｂ2…Ｂn (33)で構成されるよ
うなマルチＣＰＵシステムにおいて、ＣＰＵユニットＡ
(30)が故障し動作不能となった場合、ＣＰＵユニットＡ
(30)は動作を停止し、ＣＰＵユニットＢ(32)はＣＰＵユ
ニットＡ(30)の識別コード“Ａ”をＣＰＵユニットＢ(3
2)の識別コードレジスタ(36)へ書き込む。
【００１８】ＣＰＵユニットＡ(30)の管理下にあったＩ
／ＯユニットＡ1，Ａ2，…Ａn (31)は、識別コード
“Ａ”でバス(35)に割り込み信号を出力しＣＰＵユニッ
トＡ(30)、ＣＰＵユニットＢ(32)両方に通知する形とな
るが、実際の処理はＣＰＵユニットＢ(32)が行い、ＣＰ
ＵユニットＡ(30)は停止したままとなる。
／ＯユニットＡ1，Ａ2，…Ａn (31)は、識別コード
“Ａ”でバス(35)に割り込み信号を出力しＣＰＵユニッ
トＡ(30)、ＣＰＵユニットＢ(32)両方に通知する形とな
るが、実際の処理はＣＰＵユニットＢ(32)が行い、ＣＰ
ＵユニットＡ(30)は停止したままとなる。
【００１９】なお、同図において(34)はハードウェア設
定器、(37)は割り込み要因レジスタ、(38)は比較回路で
ある。
定器、(37)は割り込み要因レジスタ、(38)は比較回路で
ある。
【００２０】
【発明の効果】以上説明したように、本発明によればマ
ルチＣＰＵシステムにおいて一部のＣＰＵユニットに障
害が発生した場合、その配下のＩ／Ｏを縮退させること
なくシステムを運用することができるため、マルチＣＰ
Ｕシステムの性能を向上させることができる。
ルチＣＰＵシステムにおいて一部のＣＰＵユニットに障
害が発生した場合、その配下のＩ／Ｏを縮退させること
なくシステムを運用することができるため、マルチＣＰ
Ｕシステムの性能を向上させることができる。
【図１】本発明の第１の原理説明図である。
【図２】本発明の第２の原理説明図である。
【図３】本発明の第１の実施例を示す構成図である。
【図４】本発明の第２の実施例を示す構成図である。
【図５】従来の構成を示す説明図である。
１ Ｉ／Ｏユニット ２ ハードウェア設定器 ３ 識別コードレジスタ ４ 選択回路 ５ 識別コード設定部 ６ ＣＰＵユニット ７ ハードウェア設定器 ８ 識別コードレジスタ ９ Ｉ／Ｏユニット １０ 割り込み要因レジスタ
Claims (2)
- 【請求項１】 複数の管理ＣＰＵユニットと複数のＩ／
Ｏユニットから構成されるマルチＣＰＵシステムにおい
て、 各Ｉ／Ｏユニット(1) に、管理元ＣＰＵの識別コードが
設定されたハードウェア設定器(2) と、識別コードをソ
フトウェアで設定可能な識別コードレジスタ(3) と、前
記ハードウェア設定器(2) と識別コードレジスタ(3) の
うちのどちらが有効かを示す選択回路(4) で構成された
管理元ＣＰＵ識別部を設け、該識別コードレジスタ(3)
を全ての管理ＣＰＵが共通に書換え可能とすることでＩ
／Ｏユニット(1) の管理元ＣＰＵを変更することができ
ることを特徴とするマルチＣＰＵシステムにおけるユニ
ット管理方法。 - 【請求項２】 複数の管理ＣＰＵユニットと複数のＩ／
Ｏユニットから構成されるマルチＣＰＵシステムにおい
て、 各ＣＰＵユニット(6) に、それぞれの識別コードが設定
されたハードウェア設定器(7) と、ソフトウェアで設定
可能な識別コードレジスタ(8) と、Ｉ／Ｏユニット(9)
からの識別コードとハードウェア設定器(7) の内容およ
びＩ／Ｏユニット(9) からの識別コードと識別コードレ
ジスタ(8) の内容とを比較し、割り込み要因レジスタ(1
0)の書込みを許可する比較部(11)とを有し、識別コード
を、書換え可能かつ複数とすることにより管理ＣＰＵ管
理体系を変更できることを特徴とするマルチＣＰＵシス
テムにおけるユニット管理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26603991A JPH05108592A (ja) | 1991-10-15 | 1991-10-15 | マルチｃｐｕシステムにおけるユニツト管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26603991A JPH05108592A (ja) | 1991-10-15 | 1991-10-15 | マルチｃｐｕシステムにおけるユニツト管理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05108592A true JPH05108592A (ja) | 1993-04-30 |
Family
ID=17425545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26603991A Withdrawn JPH05108592A (ja) | 1991-10-15 | 1991-10-15 | マルチｃｐｕシステムにおけるユニツト管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05108592A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003036174A (ja) * | 2001-07-25 | 2003-02-07 | Hitachi Ltd | 車載端末装置 |
-
1991
- 1991-10-15 JP JP26603991A patent/JPH05108592A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003036174A (ja) * | 2001-07-25 | 2003-02-07 | Hitachi Ltd | 車載端末装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6880113B2 (en) | Conditional hardware scan dump data capture | |
| US6308289B1 (en) | Method and system for environmental sensing and control within a computer system | |
| JPH11272427A (ja) | データ退避方法および外部記憶装置 | |
| US6496878B1 (en) | Transfer progress alert module | |
| US7096389B2 (en) | System and method for dynamically moving checksums to different memory locations | |
| US5742851A (en) | Information processing system having function to detect fault in external bus | |
| US6393558B1 (en) | Peripheral component interconnect (PCI) card for selectively processing a PCI bus reset signal and method for resetting the PCI card | |
| JPH05108592A (ja) | マルチｃｐｕシステムにおけるユニツト管理方法 | |
| EP0315111B1 (en) | Data processing device | |
| US6907503B2 (en) | Dual port RAM communication protocol | |
| JP3266956B2 (ja) | システム記憶装置 | |
| US6317857B1 (en) | System and method for utilizing checksums to recover data | |
| GB2337616A (en) | Integrated circuit with register selection | |
| JP3288345B2 (ja) | バッファ制御装置、バッファ評価方法、バッファ評価装置、プログラムを記録した記録媒体、中央処理装置、情報処理装置 | |
| JPS62166401A (ja) | 電子計算機の多重化システム | |
| JPH05204689A (ja) | 制御装置 | |
| JPH10124338A (ja) | 並列処理装置 | |
| JPS607680A (ja) | メモリ・モジユ−ル・セレクト信号作成装置 | |
| JPH0157376B2 (ja) | ||
| JPH0237458A (ja) | 冗長バス構成のバス制御方式 | |
| JPH0581059A (ja) | マルチプロセツサシステム | |
| JPS58141500A (ja) | メモリ管理保護方式 | |
| JPS61175835A (ja) | 情報処理システム | |
| JPH07306811A (ja) | メモリ故障診断方法 | |
| JPH11175486A (ja) | コンピュータシステムの監視方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |