KR19990030149U

KR19990030149U - 교환 시스템에서 에이티엠 포트 이중화 장치

Info

Publication number: KR19990030149U
Application number: KR2019970042820U
Authority: KR
Inventors: 한상록
Original assignee: 서평원; 엘지정보통신 주식회사
Priority date: 1997-12-29
Filing date: 1997-12-29
Publication date: 1999-07-26

Abstract

본 고안은 교환 시스템에서 ATM 포트(Asynchronous Transfer Mode Port)의 이중화 로직에 관한 것으로, 특히 PLD(Programmable Logic Device)를 이용하여 ATM 포트를 자동적으로 절체시켜 주도록 한 교환 시스템에서 ATM 포트 이중화 장치에 관한 것이다.

종래에는 하나의 ATM 출력 포트에 에러가 발생한 경우에 해당 출력 포트의 데이타 유실은 무시하고 다른 출력 포트에 어드레스를 다시 할당시켜 준 후에 절체해야 했었으나, 본 고안에 의해 PLD를 이용해 ATM 피지컬 라인 인터페이스부를 통해 ATM 포트의 에러, 케이블의 절단, 불량을 감지해 CPU에 알림과 동시에 라인 인테페이스 버퍼부를 제어하여 ATM 포트를 자동적으로 전환해 줌으로써, 해당 ATM 포트의 에러, 케이블의 절단, 불량 시에 해당 ATM 포트를 다른 ATM 포트로 자동 전환해 ATM 포트 절체 시에 새로이 ATM 어드레스를 할당받을 필요가 없고 시스템을 온/오프시킬 필요가 없을뿐만 아니라 통신이 두절되는 경우가 발생되지 않도록 하여 시스템의 성능을 향상시킬 수 있다.

Description

교환 시스템에서 에이티엠 포트 이중화 장치

일반적인 WG 교환 시스템(Switch System)의 구성은 도 1에 도시된 바와 같이, 어드레스(Address)와 데이타(Data)를 출력하고 능동적인 동작으로 전체적인 수행 동작을 제어하는 CPU(11)와, 해당 CPU(11)로부터 출력되는 데이타를 인가받아 ATM 포트(Port)에 해당 데이타의 출력을 제어하는 ATM 제어부(12)와, ATM 출력 포트의 선택을 제어하는 스위치부(13)와, 해당 스위치부(13)의 제어에 의해 인에이블되거나 또는 디스에이블되어 해당 ATM 제어부(12)를 통해 인가되는 데이타를 임시로 저장하는 이중화된 두 개의 라인 인터페이스 버퍼부(14-1, 14-2)와, 해당 각 라인 인터페이스 버퍼부(14-1, 14-2)를 통해 인가되는 데이타를 ATM 셀(Cell)로 전송하는 이중화된 두 개의 ATM 피지컬(Physical) 라인 인터페이스부(15-1, 15-2)를 포함하여 이루어져 있다.

상술한 바와 같이 구성된 WG 교환 시스템의 동작 수행은 다음과 같은데, 해당 WG 교환 시스템에서 ATM을 통해 통신을 하고자 하는 경우에 먼저, 해당 CPU(11)에서 어드레스와 데이타를 해당 ATM 제어부(12) 측으로 출력함과 동시에 ATM 출력 포트에 대한 정보도 해당 ATM 제어부(12)에 제공하여 능동적인 동작 수행을 제어하게 된다.

이에, 해당 ATM 제어부(12)에서는 해당 CPU(11)로부터 인가되는 데이타를 ATM 셀로 변환시키고 해당 변환시킨 ATM 셀의 출력을 해당 CPU(11)로부터의 ATM 출력 포트에 대한 정보에 의해 제어하는데, 즉 해당 변환된 ATM 셀은 해당 이중화된 두 개의 라인 인터페이스 버퍼부(14-1, 14-2)에 인가되며, 해당 이중화된 두 개의 라인 인터페이스 버퍼부(14-1, 14-2)에서는 해당 ATM 제어부(12)를 통해 인가되는 ATM 셀을 임시로 저장하였다가 자신에게 각각 접속되어 있는 이중화된 두 개의 ATM 피지컬 라인 인터페이스부(15-1, 15-2)에 전송하게 된다.

이 때, 해당 스위치부(13)에서는 해당 각 라인 인터페이스 버퍼부(14-1, 14-2)를 제어하여 인에이블(Enable)시키거나 또는 디스에이블(Disable)시켜 주는데, 즉 라인(Line)의 절단, ATM 포트 에러(Error)의 상태를 망 관리자가 항상 체크하여 해당 라인의 절단 또는 ATM 포트의 에러가 발생하였을 경우에 해당 ATM 포트를 다른 ATM 포트로 절체시켜 주는 동작을 수행하게 된다.

다시 말해서, 현재 제1라인 인터페이스 버퍼부(14-1)와 제1ATM 피지컬 라인 인터페이스부(15-1)를 통해 해당 ATM 셀을 전송하고 있는데, 만약 해당 라인의 절단 또는 해당 ATM 포트의 에러가 발생한 경우에는 해당 스위치부(13)에서 해당 제2라인 인터페이스 버퍼부(14-2)를 인에이블시켜 줌으로서, 해당 제2라인 인터페이스 버퍼부(14-2)가 동작을 수행하여 해당 ATM 제어부(12)로부터 ATM 셀를 인가받아 잠시 저장하였다가 해당 제2ATM 피지컬 라인 인터페이스부(15-2)로 인가시켜 준다.

그러면, 해당 제2ATM 피지컬 라인 인터페이스부(15-2)에서는 해당 제2라인 인터페이스 버퍼부(14-2)를 통해 인가되는 ATM 셀을 전송하게 된다.

그런데, 해당 ATM 포트가 동작되지 않고 있을 경우에 해당 스위치부(13)로 직접 연결해야 하며, 또한 해당 ATM 포트에서 에러가 발생하여 다른 ATM 포트로 절체하였을 경우에 해당 ATM 포트로 인가되었던 정보는 유실해 버리고 해당 다른 ATM 포트와의 ATM 어드레스를 다시 할당받아 전송시켜야 함으로, 시스템의 성능을 저하시켰었다.

이와 같이, 종래에는 하나의 ATM 출력 포트에 에러가 발생한 경우에 다른 출력 포트에 어드레스를 다시 할당시켜 준 후에 절체해야 하므로 해당 ATM 출력 포트를 통해 전송하던 데이타는 유실되는 단점이 있었다.

상술한 바와 같은 단점을 해결하기 위해, 본 고안은 교환 시스템에서 ATM 포트의 이중화 로직에서 있어 PLD를 이용하여 ATM 포트를 자동적으로 전환해 줌으로써, 해당 ATM 포트의 에러, 케이블의 절단, 불량에 의한 통신 두절된 경우에 ATM 포트를 자동적으로 다른 ATM 포트로 전환해 주어 ATM 포트 절체 시에 새로이 ATM 어드레스를 할당받을 필요가 없고 시스템을 온/오프시킬 필요가 없을뿐만 아니라 통신이 두절되는 경우가 발생되지 않도록 하고자 하는 것을 목적으로 한다.

도 1은 종래 교환 시스템에서 ATM 포트 이중화 장치를 나타낸 구성 블록도.

도 2는 본 고안의 실시예에 따른 교환 시스템에서 ATM 포트 이중화 장치를 나타낸 구성 블록도.

* 도면의 주요부분에 대한 부호의 설명 *

21 : CPU 22 : ATM 제어부

23 : PLD(Programmable Logic Device)

24-1, 24-2 : 라인 인터페이스 버퍼부

25-1, 25-2 : ATM 피지컬 라인 인터페이스부

상기와 같은 목적을 달성하기 위한 본 고안은 CPU와, ATM 제어부와, 이중화된 두 개의 ATM 피지컬 라인 인터페이스부를 구비하는 교환 시스템의 ATM 포트 이중화 장치에 있어서, 상기 CPU의 데이타 출력 동작과 상기 각 ATM 피지컬 라인 인터페이스부를 통해 라인 절단 및 ATM 포트 상태를 감시하여 절체 요구 신호를 생성시켜 상기 CPU에 알림과 동시에 인에이블 신호와 디스에이블 신호를 생성하는 PLD와; 상기 PLD에서 생성한 인에이블 신호 또는 디스에이블 신호에 의해 상기 ATM 제어부를 통해 인가되는 ATM 셀을 자신에 대응한 상기 ATM 피지컬 라인 인터페이스부에 인가하는 이중화된 라인 인터페이스 버퍼부를 포함하여 이루어진 것을 특징으로 한다.

이하 첨부된 도면을 참고하여 다음과 같이 설명한다.

본 고안의 실시예에 따른 교환 시스템에서 ATM 포트 이중화 장치는 도 2에 도시된 바와 같이, CPU(21)와, ATM 제어부(22)와, PLD(23)와, 이중화된 두 개의 라인 인터페이스 버퍼부(24-1, 24-2)와, 이중화된 두 개의 ATM 피지컬 라인 인터페이스부(25-1, 25-2)를 포함하여 이루어진다.

상기 CPU(21)와, ATM 제어부(22)는 종래의 구성과 동일하므로, 그 설명을 생략한다.

상기 PLD(23)는 상기 CPU(21)의 데이타 출력 동작을 감지하고 상기 각 ATM 피지컬 라인 인터페이스부(25-1, 25-2)를 통해 라인 절단 및 ATM 포트 상태를 감시하여 상기 각 라인 인터페이스 버퍼부(24-1, 24-2)를 제어하고 상기 CPU(21)에서 상기 ATM 제어부(22)를 제어하도록 하기 위한 절체 요구 신호(CRS)를 인가한다.

상기 각 라인 인터페이스 버퍼부(24-1, 24-2)는 상기 PLD(23)의 제어에 의해 인에이블 또는 디스에이블되어 상기 ATM 제어부(22)를 통해 인가되는 ATM 셀을 자신에 대응하는 상기 ATM 피지컬 라인 인터페이스부(25-1, 25-2)에 인가한다.

상기 각 ATM 피지컬 라인 인터페이스부(25-1, 25-2)는 상기 라인 인터페이스 버퍼부(24-1, 24-2)를 통해 인가되는 ATM 셀을 전송한다.

본 고안의 실시예에 따른 교환 시스템에서 ATM 포트 이중화 장치의 동작을 다음과 같이 설명한다.

해당 교환 시스템에서 정상적인 상태로 ATM을 통해서 통신하려고 할 경우, CPU(21)에서 어드레스와 데이타를 생성시켜 해당 생성시킨 어드레스와 데이타를 ATM 제어부(22) 측으로 출력함과 동시에 ATM 출력 포트에 대한 정보를 해당 ATM 제어부(22)에 제공하게 된다.

이에, 상기 ATM 제어부(22)에서는 상기 CPU(21)로부터 인가되는 데이타를 ATM 셀로 변환시키며, 상기 CPU(21)로부터의 ATM 출력 포트에 대한 정보에 의해 해당 변환시킨 ATM 셀을 이중화된 두 개의 라인 인터페이스 버퍼부(24-1, 24-2) 중에 하나에 인가하게 된다.

이 때, PLD(23)에서는 상기 CPU(21)에서 상기 ATM 제어부(22)로의 데이타 출력 동작을 감지하고 인에이블 신호(ES) 또는 디스에이블 신호(DES)를 생성시켜 해당 생성시킨 인에이블 신호(ES) 또는 디스에이블 신호(DES)를 상기 각 라인 인터페이스 버퍼부(24-1, 24-2)에 인가하므로써, 상기 ATM 제어부(22)에서 ATM 출력 포트를 제어하도록 도와 주게 된다.

그러면, 상기 라인 인터페이스 버퍼부(24-1, 24-2)에서는 상기 PLD(23)로부터 인에이블 신호(ES)를 인가받아 상기 ATM 제어부(22)를 통해 인가되는 ATM 셀을 임시로 저장하였다가 자신에게 접속되어 있는 ATM 피지컬 라인 인터페이스부(25-1, 25-2)에 전송하게 된다.

예를 들어, 상기 제1라인 인터페이스 버퍼부(24-1)와 제1ATM 피지컬 라인 인터페이스부(25-1)를 통해 해당 ATM 셀을 전송하고 있는 경우에 만약, 해당 라인의 절단 또는 해당 ATM 출력 포트에 에러가 발생한 경우에 대해 다음과 같이 설명한다.

먼저, 상기 PLD(23)에서는 상기 각 ATM 피지컬 라인 인터페이스부(25-1, 25-2)를 통해 라인 절단 및 ATM 출력 포트 상태를 감시하는데, 해당 라인의 절단 또는 해당 ATM 출력 포트에 에러가 발생한 경우, 즉 라인 절단 신호(LCS) 또는 포트 에러 신호(PES)가 규정치 이상으로 인지되는 경우에, 상기 인에이블 신호(ES)를 생성시켜 상기 제2라인 인터페이스 버퍼부(24-2)에 인가하고 상기 디스에이블(DES)를 생성시켜 상기 제1라인 인터페이스 버퍼부(24-1)에 인가하게 된다.

그러면, 상기 제2라인 인터페이스 버퍼부(24-2)는 상기 PLD(23)으로부터 인에이블 신호(ES)를 인가받아 동작을 수행하게 되고 상기 제1라인 인터페이스 버퍼부(24-1)는 상기 PLD(23)으로부터 디스에이블 신호(DES)를 인가받아 동작 수행을 중단하게 되므로써 다른 ATM 출력 포트로 전환시켜 준다.

이와 동시에, 상기 PLD(23)에서는 해당 라인의 절단 또는 해당 ATM 출력 포트에 에러의 발생을 알려 주기 위한 절체 요구 신호(CRS)를 생성시켜 상기 CPU(21)에 인가하며, 이에 상기 CPU(21)에서는 어드레스와 데이타를 생성시켜 상기 ATM 제어부(22) 측으로 출력함과 동시에 ATM 출력 포트의 절체에 대한 정보를 상기 ATM 제어부(22)에 제공하게 된다.

이에 따라, 상기 ATM 제어부(22)는 상기 CPU(21)로부터 인가되는 데이타를 ATM 셀로 변환시켜 상기 PLD(23)의 인에이블 신호(ES)에 의해 상기 절체된 제2라인 인터페이스 버퍼부(24-2)로 송출하게 되며, 상기 제2라인 인터페이스 버퍼부(24-2)에서는 상기 PLD(23)로부터 인가되는 인에이블 신호(ES)에 의해 인에이블되어 상기 ATM 제어부(22)를 통해 인가되는 ATM 셀을 상기 제2ATM 피지컬 라인 인터페이스부(25-2)에 인가한다.

이에, 상기 제2ATM 피지컬 라인 인터페이스부(25-2)에서는 상기 제2라인 인터페이스 버퍼부(24-2)를 통해 인가되는 ATM 셀을 전송하게 된다.

이상과 같이, 본 고안에 의해 PLD를 이용해 ATM 피지컬 라인 인터페이스부를 통해 ATM 포트의 에러, 케이블의 절단, 불량을 감지해 CPU에 알림과 동시에 라인 인테페이스 버퍼부를 제어하여 ATM 포트를 자동적으로 전환해 줌으로써, 해당 ATM 포트의 에러, 케이블의 절단, 불량 시에 해당 ATM 포트를 다른 ATM 포트로 자동 전환해 ATM 포트 절체 시에 새로이 ATM 어드레스를 할당받을 필요가 없고 시스템을 온/오프시킬 필요가 없을뿐만 아니라 통신이 두절되는 경우가 발생되지 않도록 하여 시스템의 성능을 향상시킬 수 있다.

Claims

CPU(21)와, ATM 제어부(22)와, 이중화된 두 개의 ATM 피지컬 라인 인터페이스부(25-1, 25-2)를 구비하는 교환 시스템의 ATM 포트 이중화 장치에 있어서,

상기 CPU(21)의 데이타 출력 동작과 상기 각 ATM 피지컬 라인 인터페이스부(25-1, 25-2)를 통해 라인 절단 및 ATM 포트 상태를 감시하여 절체 요구 신호(CRS)를 생성시켜 상기 CPU(21)에 알림과 동시에 인에이블 신호(ES)와 디스에이블 신호(DES)를 생성하는 PLD(23)와;

상기 PLD(23)에서 생성한 인에이블 신호(ES) 또는 디스에이블 신호(DES)에 의해 상기 ATM 제어부(22)를 통해 인가되는 ATM 셀을 자신에 대응한 상기 ATM 피지컬 라인 인터페이스부(25-1, 25-2)에 인가하는 이중화된 라인 인터페이스 버퍼부(24-1, 24-2)를 포함하여 이루어진 것을 특징으로 하는 교환 시스템에서 ATM 포트 이중화 장치.