JP3662444B2 - プログラマブルコントローラおよび切替信号生成装置 - Google Patents
プログラマブルコントローラおよび切替信号生成装置 Download PDFInfo
- Publication number
- JP3662444B2 JP3662444B2 JP16281299A JP16281299A JP3662444B2 JP 3662444 B2 JP3662444 B2 JP 3662444B2 JP 16281299 A JP16281299 A JP 16281299A JP 16281299 A JP16281299 A JP 16281299A JP 3662444 B2 JP3662444 B2 JP 3662444B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switching
- central processing
- abnormality detection
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Description
【発明の属する技術分野】
この発明は、プラントやファクトリオートメーションなどにおいて外部機器の制御を行うために用いられるプログラマブルコントローラおよびそれの中央処理装置ユニットの多重化の際に用いられる切替信号生成装置に係り、特に、多重化した複数の中央処理装置ユニットの間で運転系と待機系とを確実に切り替え、これにより切替動作の信頼性を格段に向上させるための改良に関するものである。
【0002】
【従来の技術】
図7は従来のプログラマブルコントローラの切替部分の構成を示すブロック図である。図において、36はそれぞれ各系の中央処理装置ユニットと1対1対応に設けられたシステム管理ユニット、37は外部機器をこれら各系の中央処理装置ユニットに接続するための系切替ユニットである。以下、系切替ユニット37の左側のシステム管理ユニット36をA系、右側のシステム管理ユニット36をB系とよぶ。なお、このようなユニット構成自体は、例えば「三菱汎用シーケンサ Q4ARCPU ユーザーズマニュアル(詳細編)」(1996年6月、三菱電機株式会社発行)の8−3頁に開示されている。
【0003】
また、9は運転系と待機系とを切り替えるための情報を保持し、これに応じて動作状態指令信号を出力する状態保持手段、10はこの動作状態指令信号を反転させて反転動作状態指令信号として出力する第一インバータ、11はA系の中央処理装置ユニットに異常が発生したらA系異常検出信号を出力するA系異常監視回路、12はこのA系異常検出信号を反転させて反転A系異常検出信号として出力するA系インバータ、13はB系の中央処理装置ユニットに異常が発生したらB系異常検出信号を出力するB系異常監視回路、14はこのB系異常検出信号を反転させて反転B系異常検出信号として出力するB系インバータである。
【0004】
15はA系異常検出信号、B系異常検出信号、反転動作状態指令信号などに基づいて運転系に指定した系の異常検出信号が入力されたら切替タイミング信号を出力する切替タイミング設定回路、38はA系異常検出信号、反転B系異常検出信号、切替タイミング信号およびA系に対する反転動作状態指令信号が入力され、これらが全てハイレベルになったらA系切替信号を出力するA系論理積素子、39は反転A系異常検出信号、B系異常検出信号、切替タイミング信号およびB系に対する動作状態指令信号が入力され、これらが全てハイレベルになったらB系切替信号を出力するB系論理積素子である。
【0005】
次に動作について説明する。
A系を運転系とする場合には、これに応じた情報が状態保持手段9に設定され、ローレベルの動作状態指令信号が出力される。この状態で、A系の中央処理装置ユニットに異常が発生し、これに基づいてA系異常監視回路11からハイレベルのA系異常検出信号が出力されると、切替タイミング設定回路15からハイレベルの切替タイミング信号が出力されるのに応じてA系論理積素子38からハイレベルのA系切替信号が出力され、A系の中央処理装置ユニットは動作を停止する。また、これとともにB系が運転系として動作を開始し、状態保持手段9に保持される情報も変更される。
【0006】
逆に、B系を運転系としている状態で、B系の中央処理装置ユニットに異常が発生し、B系異常監視回路13からハイレベルのB系異常検出信号が出力されると、切替タイミング設定回路15からハイレベルの切替タイミング信号が出力されるのに応じてB系論理積素子39からハイレベルのB系切替信号が出力され、B系の中央処理装置ユニットは動作を停止する。また、これとともにA系が運転系として動作を開始し、状態保持手段9に保持される情報も変更される。
【0007】
これにより、A系とB系とを運転系と待機系とに切り替えて、いずれかの系に異常が発生したとしても、プログラマブルコントローラを継続して運転させることができる。
【0008】
【発明が解決しようとする課題】
従来のプログラマブルコントローラは以上のように構成されているので、切替タイミング設定回路15自体が故障してしまった場合には、本来出力すべきタイミングにおいて切替タイミング信号を出力することができなくなり、中央処理装置ユニットを多重化したとしてもそれらの間で運転系と待機系とを適切に切り替えることができなくなってしまうなどの課題があった。
【0009】
特に、この従来のプログラマブルコントローラでは上記切替タイミング設定回路15自体が多重化されていないので切替動作自体の信頼性は低くならざるを得ず、せっかく中央処理装置ユニットを多重化したとしてもプログラマブルコントローラ自体の信頼性を総合的に向上させるものとはなっていなかった。
【0010】
そして、プログラマブルコントローラのこのような切替部分は、運転系に指定された中央処理装置ユニットが正常に動作している間は動作することがなく、つまり実際に中央処理装置ユニットに異常状態が発生した時にその切替が正常になされなかった場合において初めてその異常が発見されるものであり、通常の動作が行われている状況下においてはその切替部分自体が確実に動作することを確認することが非常に難しかった。
【0011】
具体的に説明する。
図8はこの従来のプログラマブルコントローラにおいて、切替要求と最終的な切替後状態との対応関係を各運転モード毎に説明するための真理値表の図である。そして、同図に示すように、運転系であるA系が正常に動作している場合(No.1)、運転系であるA系が異常となった場合(No.2)、A系もB系も異常となった場合(No.4)には切替タイミング設定回路15の異常/正常にかかわらず所望の切替動作がなされるが、No.3に示すように切替タイミング設定回路15が異常状態となると、運転系であるA系が異常となってしまうとともに待機系のB系が正常である場合であっても切替信号が出力されず、切替を正常に行うことができない。また、No.5からNo.8はNo.1からNo.4までのA系とB系とを入れ替えた場合である。
【0012】
この発明は上記のような課題を解決するためになされたもので、切替タイミング設定回路自体に異常が発生したとしてもその異常にかかわらず確実に、多重化された中央処理装置ユニットの間で運転系と待機系とを切り替えることができるプログラマブルコントローラおよびそれに用いる切替信号生成装置を得ることを目的とする。
【0013】
【課題を解決するための手段】
この発明に係る切替信号生成装置は、多重化用の複数の中央処理装置を監視し、その内の1つを運転系として動作させるとともに残りを待機系として動作させるように各中央処理装置に切替信号を出力する切替信号生成装置において、唯一の中央処理装置が運転系となるように複数の中央処理装置の運転状態を保持するとともに、各中央処理装置に対応する動作状態指令信号を出力する状態保持部と、各中央処理装置と1対1対応に設けられ、それぞれ自系の中央処理装置の異常があった場合には第一異常検出信号を出力する複数の第一異常監視回路と、上記動作状態指令信号および複数の第一異常検出信号を受信可能なように接続され、運転系の中央処理装置の第一異常検出信号が入力されたら切替タイミング信号を出力する切替タイミング設定部と、上記切替タイミング設定部の動作状態を監視し、異常があった場合にはそれぞれの系に対して第二異常検出信号を出力する第二異常監視部と、各中央処理装置と1対1対応に設けられ、上記複数の第一異常検出信号、切替タイミング信号および自系に対する動作状態指令信号を受信可能なように接続され、運転系に指定された自系の第一異常検出信号が入力されたら切替タイミング信号が入力されている期間において第一切替信号を出力する第一論理演算素子と、各中央処理装置と1対1対応に設けられ、上記複数の第一異常検出信号、自系に対する第二異常検出信号および自系に対する動作状態指令信号を受信可能なように接続され、運転系に指定された自系の第一異常検出信号が入力されるとともに自系に対する第二異常検出信号が入力されたら第二切替信号を出力する第二論理演算素子と、各中央処理装置と1対1対応に設けられ、上記第一切替信号および第二切替信号のうちのいずれか一方が入力されたら、自系の中央処理装置に対して上記切替信号を出力する第三論理演算素子とを備えるものである。
【0014】
この発明に係る切替信号生成装置は、切替タイミング設定部が、動作状態指令信号および複数の第一異常検出信号を受信可能なように接続され、運転系の中央処理装置の第一異常検出信号が入力されたら個別切替タイミング信号を出力する複数の切替タイミング信号生成回路と、この複数の切替タイミング信号生成回路から出力される複数の個別切替タイミング信号を受信可能なように接続され、いずれか1つが入力されたら切替タイミング信号を出力するタイミング信号論理演算素子とを備えるものである。
【0015】
この発明に係る切替信号生成装置は、第二異常監視部が、切替タイミング設定部の動作状態を監視し、異常があった場合にはそれぞれの系に対して第二異常検出信号を出力する第二異常監視回路と、この第二異常監視回路の異常検出に応じて点灯状態が変化する表示ランプと、第二異常監視回路の異常検出状態を中央処理装置で読み取り可能な入出力ポートとを備えるものである。
【0016】
この発明に係るプログラマブルコントローラは、各種の演算処理を実行する中央処理装置を備えた複数の中央処理装置ユニットと、唯一の中央処理装置ユニットが運転系となるように複数の中央処理装置ユニットの運転状態を保持するとともに、各中央処理装置ユニットに対応する動作状態指令信号を出力する状態保持手段、この動作状態指令信号を受信可能なように接続され、運転系の中央処理装置ユニットに異常が生じたら切替タイミング信号を出力する切替タイミング設定回路、および、この切替タイミング設定回路の動作状態を監視し、異常があった場合にはそれぞれの系に対して第二異常検出信号を出力する第二異常監視回路を備え、上記複数の中央処理装置ユニットと外部機器とを接続する系切替ユニットと、上記中央処理装置ユニットと1対1対応に設けられ、自系の中央処理装置ユニットの異常を監視して異常があった場合には第一異常検出信号を出力する第一異常監視回路、この第一異常検出信号、上記切替タイミング信号および自系に対する動作状態指令信号を受信可能なように接続され、運転系に指定された自系の第一異常検出信号が入力されたら切替タイミング信号が入力されている期間において第一切替信号を出力する第一論理演算素子、上記第一異常検出信号、自系に対する第二異常検出信号および自系に対する動作状態指令信号を受信可能なように接続され、運転系に指定された自系の第一異常検出信号が入力されるとともに自系に対する第二異常検出信号が入力されたら第二切替信号を出力する第二論理演算素子、および、上記第一切替信号および第二切替信号のうちのいずれか一方が入力されたら、自系の中央処理装置ユニットに対してその運転状態を切り替える切替信号を出力する第三論理演算素子とを備える複数の故障検出ユニットとを備えるものである。
【0017】
この発明に係るプログラマブルコントローラは、各種の演算処理を実行する中央処理装置を備えた複数の中央処理装置ユニットと、この中央処理装置ユニットと1対1対応で設けられ、唯一の中央処理装置ユニットが運転系となるようにそれぞれの動作状態を制御する複数の故障検出ユニットとを備えたプログラマブルコントローラにおいて、上記故障検出ユニットが、唯一の中央処理装置ユニットが運転系となるようにそれぞれ自系の中央処理装置ユニットの運転状態を保持するとともに、それに基づく動作状態指令信号を出力する状態保持部と、自系の中央処理装置ユニットの異常があった場合には第一異常検出信号を出力する第一異常監視回路と、上記動作状態指令信号および他の故障検出ユニットからの第一異常検出信号を含む複数の第一異常検出信号を受信可能なように接続され、運転系の中央処理装置の第一異常検出信号が入力されたら切替タイミング信号を出力する切替タイミング設定回路と、この切替タイミング設定回路の動作状態を監視し、異常があった場合には第二異常検出信号を出力する第二異常監視部と、上記複数の第一異常検出信号、切替タイミング信号および動作状態指令信号を受信可能なように接続され、運転系に指定された自系の第一異常検出信号が入力されたら切替タイミング信号が入力されている期間において第一切替信号を出力する第一論理演算素子と、上記複数の第一異常検出信号、第二異常検出信号および動作状態指令信号を受信可能なように接続され、運転系に指定された自系の第一異常検出信号が入力されるとともに自系に対する第二異常検出信号が入力されたら第二切替信号を出力する第二論理演算素子と、上記第一切替信号および第二切替信号のうちのいずれか一方が入力されたら、自系の中央処理装置ユニットに対してその動作状態を切り替える切替信号を出力する第三論理演算素子とを備えるものである。
【0018】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1によるプログラマブルコントローラの構成を示すシステム構成図である。図において、1は図示外の外部機器が接続されるバス切替ユニット(系切替ユニット)、2はそれぞれ各種の演算処理を実行する中央処理装置を備えた中央処理装置ユニット(中央処理装置)、3はそれぞれ中央処理装置ユニット2と1対1対応に設けられたシステム管理ユニット(故障検出ユニット)、4はそれぞれネットワークユニット、5はそれぞれその他のユニットである。そして、これらは図示外の1本のDINレール上に一列に固定されるとともに、相互に通信可能に接続されている。また、この実施の形態1では2つの中央処理装置ユニット2,2を設けた二重化構造となっており、以下同図においてバス切替ユニット1の左側をA系、右側をB系とよぶ。
【0019】
また、6はそれぞれ電源ユニット、7は上記バス切替ユニット1と接続される通信ユニット、8はそれぞれその他のユニットであり、これらも図示外の1本のDINレール上に一列に固定されるとともに、相互に通信可能に接続されている。
【0020】
図2はこの発明の実施の形態1によるプログラマブルコントローラの切替部分の構成を示すブロック図である。図において、9は2つの系のうちの一方を運転状態とするとともに他方を待機状態に制御するための情報を例えばビットデータとして保持し、1つの動作状態指令信号を出力する状態保持手段(状態保持部)、10はこの動作状態指令信号を反転させて反転動作状態指令信号として出力する第一インバータ(状態保持部)、11はA系の中央処理装置ユニット2を監視し、この自系の中央処理装置ユニット2に異常があった場合にはA系異常検出信号を出力するA系異常監視回路(第一異常監視回路)、12はこのA系異常検出信号を反転させて反転A系異常検出信号として出力するA系インバータ(第一異常監視回路)、13はB系の中央処理装置ユニット2を監視し、この自系の中央処理装置ユニット2に異常があった場合にはB系異常検出信号を出力するB系異常監視回路(第一異常監視回路)、14はこのB系異常検出信号を反転させて反転B系異常検出信号として出力するB系インバータ(第一異常監視回路)である。
【0021】
15はA系異常検出信号、B系異常検出信号、反転動作状態指令信号などが入力され、これらに基づいて運転系に指定した系の異常検出信号が入力されたら、例えば内部クロックなどの発振に基づいて所定のタイミングで切替タイミング信号を出力する切替タイミング設定回路(切替タイミング設定部)、16はA系異常検出信号、反転B系異常検出信号、切替タイミング信号およびA系に対する反転動作状態指令信号が入力され、これらが全てハイレベルになったらA系第一切替信号を出力するA系第一論理積素子(第一論理演算素子)、17は反転A系異常検出信号、B系異常検出信号、切替タイミング信号およびB系に対する動作状態指令信号が入力され、これらが全てハイレベルになったらB系第一切替信号を出力するB系第一論理積素子(第一論理演算素子)である。
【0022】
18は切替タイミング設定回路15の動作状態を監視し、異常があった場合には切替部異常検出信号を出力する切替部異常監視回路(第二異常監視回路、第二異常監視部)、19はこの切替部異常検出信号とともにA系異常検出信号、反転B系異常検出信号および反転動作状態指令信号が入力され、これらが全てハイレベルになったらA系第二切替信号を出力するA系第二論理積素子(第二論理演算素子)、20は上記A系第一切替信号およびこのA系第二切替信号が入力され、それらのうちのいずれか一方が入力されたらA系の中央処理装置ユニット2に対してローアクティブのA系切替信号を出力するA系論理和素子(第三論理演算素子)、21は切替部異常検出信号とともにB系異常検出信号、反転A系異常検出信号および動作状態指令信号が入力され、これらが全てハイレベルになったらB系第二切替信号を出力するB系第二論理積素子(第二論理演算素子)、22は上記B系第一切替信号およびこのB系第二切替信号が入力され、それらのうちのいずれか一方が入力されたらB系の中央処理装置ユニット2に対してローアクティブのB系切替信号を出力するB系論理和素子(第三論理演算素子)である。
【0023】
そして、状態保持手段9、第一インバータ10、切替タイミング設定回路15および切替部異常監視回路18はバス切替ユニット1に組み込まれ、A系異常監視回路11、A系インバータ12、A系第一論理積素子16、A系第二論理積素子19およびA系論理和素子20はA系のシステム管理ユニット3に組み込まれ、B系異常監視回路13、B系インバータ14、B系第一論理積素子17、B系第二論理積素子21およびB系論理和素子22はB系のシステム管理ユニット3に組み込まれている。
【0024】
次に動作について説明する。
このようなプログラマブルコントローラに電源を投入すると、電源投入タイミングや図示外の設定スイッチなどに応じて一方の系が運転系として動作を開始するとともに他方の系が待機系に設定される。これとともに、この状態に対応した情報が状態保持手段9に設定され、この情報に応じてA系を運転系とする場合にはローレベルの動作状態指令信号が出力され、B系を運転系とする場合にはハイレベルの動作状態指令信号が出力される。
【0025】
また、両方の系の中央処理装置ユニット2にも異常が無い状態では、A系異常監視回路11からローレベルのA系異常検出信号が、且つ、B系異常監視回路13からローレベルのB系異常検出信号が出力される。また、A系インバータ12からはハイレベルの反転A系異常検出信号が出力され、B系インバータ14からはハイレベルの反転B系異常検出信号が出力される。
【0026】
そして、A系を運転系としている状態で、A系の中央処理装置ユニット2にウォッチドッグタイマのタイムアウトや電圧レベル変動などの異常が発生し、これに基づいてA系異常監視回路11からハイレベルのA系異常検出信号が出力されると、B系からはハイレベルの反転B系異常検出信号が出力されるとともに反転動作状態指令信号がハイレベルとなっているので、切替タイミング設定回路15からハイレベルの切替タイミング信号が出力されるのに応じてA系第一論理積素子16からハイレベルのA系第一切替信号が出力され、これに基づいてA系論理和素子20からハイレベルのA系切替信号が出力され、このハイレベルのA系切替信号に基づいてA系の中央処理装置ユニット2は動作を停止する。また、これとともにB系が運転系として動作を開始し、状態保持手段9に保持される情報も変更され、動作状態指令信号および反転動作状態指令信号のレベルがそれぞれ反転される。
【0027】
なお、A系を運転系としている状態でB系の中央処理装置ユニット2にウォッチドッグタイマのタイムアウトや電圧レベル変動などの異常が発生し、これに基づいてB系異常監視回路13からハイレベルのB系異常検出信号が出力された場合、動作状態指令信号はローレベルに制御され、且つ、反転B系異常検出信号はローレベルに制御されるので、B系第一論理積素子17からB系第一切替信号が出力されてしまったり、A系第一論理積素子16からA系第一切替信号が出力されてしまったりすることはない。
【0028】
逆に、B系を運転系としている状態で、B系の中央処理装置ユニット2にウォッチドッグタイマのタイムアウトや電圧レベル変動などの異常が発生し、これに基づいてB系異常監視回路13からハイレベルのB系異常検出信号が出力されると、A系からはハイレベルの反転A系異常検出信号が出力されるとともに反転動作状態指令信号がハイレベルとなっているので、切替タイミング設定回路15からハイレベルの切替タイミング信号が出力されるのに応じてB系第一論理積素子17からハイレベルのB系第一切替信号が出力され、これに基づいてB系論理和素子22からハイレベルのB系切替信号が出力され、このハイレベルのB系切替信号に基づいてB系の中央処理装置ユニット2は動作を停止する。また、これとともにA系が運転系として動作を開始し、状態保持手段9に保持される情報も変更され、動作状態指令信号および反転動作状態指令信号のレベルがそれぞれ反転される。
【0029】
なお、B系を運転系としている状態でA系の中央処理装置ユニット2にウォッチドッグタイマのタイムアウトや電圧レベル変動などの異常が発生し、これに基づいてA系異常監視回路11からハイレベルのA系異常検出信号が出力された場合、動作状態指令信号はローレベルに制御され、且つ、反転A系異常検出信号はローレベルに制御されるので、A系第一論理積素子16からA系第一切替信号が出力されてしまったり、B系第一論理積素子17からB系第一切替信号が出力されてしまったりすることはない。
【0030】
次に、A系を運転系としている状態で切替タイミング設定回路15が故障などで異常となった場合、切替部異常監視回路18が切替タイミング設定回路15の異常を検出し、切替部異常検出信号を出力する。そして、A系を運転系としている状態でこのような切替部の異常状態が発生し、更にこのA系の中央処理装置ユニット2おいて異常が発生した場合には、A系異常監視回路11からハイレベルのA系異常検出信号が出力され、A系第二論理積素子19の全ての入力がハイレベルとなり、A系論理和素子20からハイレベルのA系切替信号が出力され、このハイレベルのA系切替信号に基づいてA系の中央処理装置ユニット2は動作を停止し、またB系の中央処理装置ユニット2が動作を開始する。また、B系を運転系としている状態でこのような切替部の異常状態が発生し、更にこのB系の中央処理装置ユニット2おいて異常が発生した場合には、B系異常監視回路13からハイレベルのB系異常検出信号が出力され、B系第二論理積素子21の全ての入力がハイレベルとなり、B系論理和素子22からハイレベルのA系切替信号が出力され、このハイレベルのB系切替信号に基づいてB系の中央処理装置ユニット2は動作を停止し、またA系の中央処理装置ユニット2が動作を開始する。
【0031】
図3はこの発明の実施の形態1によるプログラマブルコントローラにおいて、切替要求と最終的な切替後状態との対応関係を各運転モード毎に説明するための真理値表の図である。図において、No.1はA系が運転系で正常に動作している場合であって、この場合には切替タイミング設定回路15が異常となっても切替信号は出力されず、そのままになる。No.2およびNo.3はA系が運転系で異常状態となるとともに待機系のB系が正常である場合であって、この場合には切替タイミング設定回路15の異常/正常にかかわらず切替信号が出力され、正常に切替がなされる。No.4はA系が運転系で異常状態となるとともに待機系のB系も異常となった場合であって、この場合には切替タイミング設定回路15の異常/正常にかかわらず切替信号は出力されず、そのままになる。また、No.5からNo.8はNo.1からNo.4までのA系とB系とを入れ替えた場合である。
【0032】
そして、この表に示すように、この発明の実施の形態1のプログラマブルコントローラでは、運転系に異常が発生すれば、もう一方の待機系が異常状態でない限り切替タイミング設定回路15の異常/正常にかかわらず切替が適切に行われる。
【0033】
以上のように、この実施の形態1によれば、二重化された2つの中央処理装置ユニット2,2を監視し、その内の1つを運転系として動作させるとともに残りを待機系として動作させるように各中央処理装置ユニット2に切替信号を出力する切替信号生成装置において、この運転系と待機系との設定状態を保持する状態保持手段9と、それぞれの中央処理装置ユニット2の異常を検出する2つの異常監視回路11,13と、切替信号の出力タイミングを制御する切替タイミング設定回路15と、運転系において異常が発生した場合にはそのタイミングにて第一切替信号を出力する第一論理積素子16,17とともに、切替タイミング設定手段の動作状態を監視し、異常があった場合にはそれぞれの系に対して切替系異常検出信号を出力する切替部異常監視回路18と、各中央処理装置ユニット2,2と1対1対応に設けられ、この第二異常検出信号が出力されている場合には運転系に異常が発生したらそれに応じて第二切替信号を出力する第二論理積素子19,21と、各中央処理装置ユニット2,2と1対1対応に設けられ、上記第一切替信号および第二切替信号のうちのいずれか一方が入力されたら、自系の中央処理装置ユニット2,2に対して上記切替信号を出力する論理和素子20,22とを備えるので、切替タイミング設定回路15が故障などにより異常状態となってしまっても、それに応じて切替部異常監視回路18から第二異常検出信号が出力され、更に運転系に指定された自系の第一異常検出信号が入力されたら第二論理積素子19,21から第二切替信号が出力され、これに基づいて論理和素子20,22から切替信号を出力することができる。
【0034】
従って、切替タイミング設定回路15自体が故障してしまったとしてもその異常にかかわらず確実に切替信号を出力することができ、二重化された中央処理装置ユニット2,2の間で運転系と待機系とを適切に切り替えることができ、その信頼性を格段に向上させることができる効果がある。
【0035】
この実施の形態1によれば、バス切替ユニット1に状態保持手段9、切替タイミング設定回路15および切替部異常監視回路18を配設するとともに、各システム管理ユニット3,3に自系の異常監視回路11,13、第一論理積素子16,17、自系の第二論理積素子19,21および論理和素子20,22を配設するようにしたので、これら中央処理装置ユニット2,2やシステム管理ユニット3,3を多重化しないような場合においてもそれぞれを独立して利用することができ、しかも、構成部品の余計な重複もなく、プログラマブルコントローラにおけるユニットとして最適な分割とすることができる効果がある。
【0036】
実施の形態2.
図4はこの発明の実施の形態2によるプログラマブルコントローラの構成を示すシステム構成図である。図において、23は切替部異常監視回路18の異常検出に応じて点灯する表示ランプ、24は切替部異常監視回路18の異常検出状態を中央処理装置ユニット2,2から読み取り可能な入出力ポートである。これ以外の構成は実施の形態1と同様である。
【0037】
次に動作について説明する。
切替タイミング設定回路15の動作状態に異常が生じると、これを監視する切替部異常監視回路18は切替部異常検出信号を出力する。これとともに、表示ランプ23はこの切替部異常監視回路18の異常検出に応じて点灯する。
【0038】
また、A系の中央処理装置ユニット2およびB系の中央処理装置ユニット2はそれぞれ、入出力ポート24を介してこの切替部異常監視回路18にアクセスすることで、その切替部異常監視回路18が検出している異常状態に関する情報を読み出すことができる。
【0039】
以上のように、この実施の形態2によれば、切替タイミング設定回路15の動作状態を監視し、異常があった場合にはそれぞれの系に対して切替部異常検出信号を出力する切替部異常監視回路18と、この切替部異常監視回路18が異常を検出すると点灯する表示ランプ23と、この切替部異常監視回路18の異常検出状態を中央処理装置ユニット2,2が読み取ることができる入出力ポート24とを備えるので、この表示ランプ23の点灯や入出力ポート24から読み出した情報に基づいて、通常の動作が行われている状況下において作業者や中央処理装置ユニット2,2はその切替部分自体が正常に動作しているか否かを確認することができる効果がある。
【0040】
実施の形態3.
図5はこの発明の実施の形態3によるプログラマブルコントローラの構成を示すシステム構成図である。図において、25はA系異常検出信号、B系異常検出信号、反転動作状態指令信号などが入力され、これらに基づいて運転系に指定した系の異常検出信号が入力されたら、例えば内部クロックなどの発振に基づいて所定のタイミングでハイレベルとなる個別第一切替タイミング信号を出力する第一切替タイミング設定回路(切替タイミング信号生成回路、切替タイミング設定部)、26はA系異常検出信号、B系異常検出信号、反転動作状態指令信号などが入力され、これらに基づいて運転系に指定した系の異常検出信号が入力されたら上記第一切替タイミング設定回路25と同様に独自の所定のタイミングでハイレベルとなる個別第二切替タイミング信号を出力する第二切替タイミング設定回路(切替タイミング信号生成回路、切替タイミング設定部)、27はこの個別第一切替タイミング信号および個別第二切替タイミング信号が入力され、これらの論理和演算を行って第一切替タイミング信号を出力する第一タイミング信号論理和素子(タイミング信号論理演算素子、切替タイミング設定部)、28はこの個別第一切替タイミング信号および個別第二切替タイミング信号が入力され、これらの論理和演算を行って第二切替タイミング信号を出力する第二タイミング信号論理和素子(タイミング信号論理演算素子、切替タイミング設定部)である。そして、上記第一切替タイミング信号はA系第一論理積素子16に入力され、上記第二切替タイミング信号はB系第一論理積素子17に入力される。これ以外の構成は実施の形態1と同様であり説明を省略する。
【0041】
次に動作について説明する。
第一切替タイミング設定回路25は、状態保持手段9からの反転動作状態指令信号が入力されている状態で、運転系に指定した系からのA系異常検出信号あるいはB系異常検出信号が入力されると、例えば内部クロックなどの発振に基づいて所定のタイミングでハイレベルとなる個別第一切替タイミング信号を出力する。
【0042】
また、第二切替タイミング設定回路26は、この第一切替タイミング設定回路25の動作とは独自に、状態保持手段9からの反転動作状態指令信号が入力されている状態で、運転系に指定した系からのA系異常検出信号あるいはB系異常検出信号が入力されると、例えば内部クロックなどの発振に基づいて所定のタイミングでハイレベルとなる個別第二切替タイミング信号を出力する。
【0043】
そして、第一タイミング信号論理和素子27はこの個別第一切替タイミング信号および個別第二切替タイミング信号のうちのいずれか一方がハイレベルとなると、その論理和に相当する期間においてハイレベルとなる第一切替タイミング信号を出力し、これに応じてA系のシステム管理ユニット3から中央処理装置ユニット2へ動作を停止させるためのローレベルの切替信号が出力される。また、第二タイミング信号論理和素子28はこの個別第一切替タイミング信号および個別第二切替タイミング信号のうちのいずれか一方がハイレベルとなると、その論理和に相当する期間においてハイレベルとなる第一切替タイミング信号を出力し、これに応じてB系のシステム管理ユニット3から中央処理装置ユニット2へ動作を停止させるためのローレベルの切替信号が出力される。これ以外の動作は実施の形態1と同様であり説明を省略する。
【0044】
以上のように、この実施の形態3によれば、動作状態指令信号および複数の第一異常検出信号が入力され、運転系の中央処理装置ユニット2の第一異常検出信号が入力されたら個別切替タイミング信号を出力する切替タイミング設定回路25,26を2つ設けるとともに、その2つの切替タイミング設定回路25,26の論理和を第一タイミング信号論理和素子27あるいは第二タイミング信号論理和素子28にて演算し、それを各システム管理ユニット3,3への切替タイミング信号としているので、切替タイミング設定回路25,26自体が多重化され、少なくともそのうちの一方が正常に動作していれば切替タイミング信号を確実に出力することができる。従って、更に切替動作の信頼性を向上させることができる効果がある。
【0045】
実施の形態4.
図6はこの発明の実施の形態4によるプログラマブルコントローラの切替部分の構成を示すブロック図である。図において、29はそれぞれ中央処理装置ユニットと1対1対応に設けられたシステム管理ユニット(故障検出ユニット)である。
【0046】
A系のシステム管理ユニット29において、30はA系の中央処理装置ユニット2の動作状態を保持するとともにA系が運転系として指定された場合にはハイレベルとなるA系動作状態指令信号を出力するA系状態保持手段(状態保持部)、31はA系異常検出信号およびA系動作状態指令信号が入力され、自系が運転系に指定されている状態で異常となったら例えば内部クロックなどの発振に基づいて所定のタイミングでA系切替タイミング信号を出力するA系切替タイミング設定回路(切替タイミング設定部)、32はA系切替タイミング設定回路31の動作状態を監視し、異常があった場合にはA系切替部異常検出信号を出力するA系切替部異常監視回路(第二異常監視部)である。そして、このA系動作状態指令信号はA系第一論理積素子16およびA系第二論理積素子19に入力され、A系切替タイミング信号はA系第一論理積素子16に入力され、A系切替部異常検出信号はA系第二論理積素子19に入力される。
【0047】
B系のシステム管理ユニット29において、33はB系の中央処理装置ユニット2の動作状態を保持するとともにB系が運転系として指定された場合にはハイレベルとなるB系動作状態指令信号を出力するB系状態保持手段(状態保持部)、34はB系異常検出信号およびB系動作状態指令信号が入力され、自系が運転系に指定されている状態で異常となったら例えば内部クロックなどの発振に基づいて所定のタイミングでB系切替タイミング信号を出力するB系切替タイミング設定回路(切替タイミング設定部)、35はB系切替タイミング設定回路34の動作状態を監視し、異常があった場合にはB系切替部異常検出信号を出力するB系切替部異常監視回路(第二異常監視部)である。そして、このB系動作状態指令信号はB系第一論理積素子17およびB系第二論理積素子21に入力され、B系切替タイミング信号はB系第一論理積素子17に入力され、B系切替部異常検出信号はB系第二論理積素子21に入力される。
【0048】
また、A系状態保持手段30とB系状態保持手段33とは互いに交信し、例えばハイレベルが運転系、ローレベルが待機系と設定して、相手からの入力がハイレベルであれば自系を待機系と設定している。これ以外の構成は実施の形態1と同様であり説明を省略する。
【0049】
次に動作について説明する。
このようなプログラマブルコントローラに電源を投入すると、電源投入タイミングや図示外の設定スイッチなどに応じて一方の系が運転系として動作を開始するとともに他方の系が待機系に設定される。これとともに、この状態に対応した情報がA系状態保持手段30およびB系状態保持手段33に設定され、運転系からはハイレベルの動作状態指令信号が出力され、待機系からはローレベルの動作状態指令信号が出力される。
【0050】
そして、A系を運転系としている状態で、A系の中央処理装置ユニット2にウォッチドッグタイマのタイムアウトや電圧レベル変動などの異常が発生し、これに基づいてA系異常監視回路11からハイレベルのA系異常検出信号が出力されると、A系切替タイミング設定回路31が正常であれば、それからハイレベルの切替タイミング信号が出力されるのに応じてA系第一論理積素子16からハイレベルのA系第一切替信号が出力され、A系論理和素子20からハイレベルのA系切替信号が出力され、A系の中央処理装置ユニット2は動作を停止する。また、これとともにB系が運転系として動作を開始し、A系状態保持手段30およびB系状態保持手段33に保持される情報も変更され、A系動作状態指令信号およびB系動作状態指令信号のレベルがそれぞれ反転される。なお、B系の場合にもA系の回路とB系の回路とが逆に動作して運転系がB系からA系に切り替わる。
【0051】
次に、A系を運転系としている状態でA系切替タイミング設定回路31が故障などで異常となった場合には、切替部異常監視回路18がA系切替タイミング設定回路31の異常を検出し、切替部異常検出信号を出力しているので、このような状態でA系の中央処理装置ユニット2おいて異常が発生した場合には、A系異常監視回路11からハイレベルのA系異常検出信号が出力され、A系第二論理積素子19の全ての入力がハイレベルとなり、A系論理和素子20からハイレベルのA系切替信号が出力され、A系の中央処理装置ユニット2は動作を停止する。また、B系の中央処理装置ユニット2が動作を開始する。なお、B系の場合にもA系の回路とB系の回路とが逆に動作して運転系がB系からA系に切り替わる。これ以外の動作は実施の形態1と同様であり説明を省略する。
【0052】
そして、この実施の形態4によるプログラマブルコントローラも図3として示した対応表を満たし、運転系に異常が発生すれば、もう一方の待機系が異常状態でない限りいずれの切替タイミング設定回路31,34の異常/正常にかかわらず切替が適切に行われる。
【0053】
以上のように、この実施の形態4によれば、二重化した中央処理装置ユニット2,2を切り替えるために用いられる2つのシステム管理ユニット29,29それぞれに、状態保持手段30,33、中央処理装置ユニット2の異常監視回路11,13、切替タイミング設定回路31,34および第一論理積素子16,17とともに、上記切替タイミング設定回路31,34の動作状態を監視し、異常があった場合には切替部異常検出信号を出力する切替部の異常監視回路32,35と、自系が運転系に指定された状態で中央処理装置ユニット2に異常が発生したら第二切替信号を出力する第二論理積素子19,21と、上記第一切替信号および第二切替信号のうちのいずれか一方が入力されたら、自系の中央処理装置ユニット2に対してその動作状態を切り替える切替信号を出力する論理和素子20,22とを設けたので、これら中央処理装置ユニット2やシステム管理ユニット29を多重化しないような場合においてもそれぞれを独立して利用することができ、しかも、ユニットの数を必要最小限に抑えることができる効果がある。
【0054】
【発明の効果】
以上のように、この発明によれば、多重化用の複数の中央処理装置を監視し、その内の1つを運転系として動作させるとともに残りを待機系として動作させるように各中央処理装置に切替信号を出力する切替信号生成装置において、状態保持部、複数の第一異常監視回路、切替タイミング設定部、第一論理演算素子とともに、上記切替タイミング設定部の動作状態を監視し、異常があった場合にはそれぞれの系に対して第二異常検出信号を出力する第二異常監視部と、各中央処理装置と1対1対応に設けられ、上記複数の第一異常検出信号、自系に対する第二異常検出信号および自系に対する動作状態指令信号を受信可能なように接続され、運転系に指定された自系の第一異常検出信号が入力されるとともに自系に対する第二異常検出信号が入力されたら第二切替信号を出力する第二論理演算素子と、各中央処理装置と1対1対応に設けられ、上記第一切替信号および第二切替信号のうちのいずれか一方が入力されたら、自系の中央処理装置に対して上記切替信号を出力する第三論理演算素子とを備えるので、切替タイミング設定部が故障などにより異常状態となってしまったら、それに応じて第二異常監視部から第二異常検出信号が出力され、更に運転系に指定された自系の第一異常検出信号が入力されたら第二論理演算素子から第二切り替え信号が出力され、これに基づいて第三論理演算素子から切替信号が出力される。
【0055】
従って、切替タイミング設定部自体が故障してしまったとしてもその異常にかかわらず確実に切替信号を出力することができ、多重化された中央処理装置ユニットの間で運転系と待機系とを適切に切り替えることができ、その信頼性を格段に向上させることができる効果がある。
【0056】
この発明によれば、切替タイミング設定部が、動作状態指令信号および複数の第一異常検出信号を受信可能なように接続され、運転系の中央処理装置の第一異常検出信号が入力されたら個別切替タイミング信号を出力する複数の切替タイミング信号生成回路と、この複数の切替タイミング信号生成回路から出力される複数の個別切替タイミング信号を受信可能なように接続され、いずれか1つが入力されたら切替タイミング信号を出力するタイミング信号論理演算素子とを備えるので、切替タイミング設定回路自体が多重化され、少なくともそのうちの一方が正常に動作していれば切替タイミング信号を確実に出力することができる。従って、更に切替動作の信頼性を向上させることができる効果がある。
【0057】
この発明によれば、第二異常監視部が、上記切替タイミング設定部の動作状態を監視し、異常があった場合にはそれぞれの系に対して第二異常検出信号を出力する第二異常監視回路と、この第二異常監視回路の異常検出に応じて点灯状態が変化する表示ランプと、この第二異常監視回路の異常検出状態を中央処理装置で読み取り可能な入出力ポートとを備えるので、通常の動作が行われている状況下において作業者や中央処理装置ユニットがその切替部分自体が正常に動作しているか否かを確認することができる効果がある。
【0058】
この発明によれば、複数の中央処理装置ユニットと、系切替ユニットと、複数の故障検出ユニットとを備えたプログラマブルコントローラにおいて、動作状態保持手段、切替タイミング設定回路および第二異常監視回路をこの系切替ユニットに配設するとともに、第一異常監視回路、第一論理演算素子、第二論理演算素子および第三論理演算素子を各故障検出ユニットに配設するようにしたので、これら中央処理装置ユニットや故障検出ユニットを多重化しないような場合においてもそれぞれを独立して利用することができ、しかも、構成部品の余計な重複もなく、プログラマブルコントローラにおけるユニットとして最適な分割とすることができる効果がある。
【0059】
この発明によれば、多重化の際に複数の中央処理装置ユニットを切り替えるために用いられる故障検出ユニットに、状態保持部、第一異常監視回路、切替タイミング設定回路および第一論理演算素子とともに、上記切替タイミング設定部の動作状態を監視し、異常があった場合には第二異常検出信号を出力する第二異常監視部と、上記複数の第一異常検出信号、第二異常検出信号および動作状態指令信号を受信可能なように接続され、運転系に指定された自系の第一異常検出信号が入力されるとともに自系に対する第二異常検出信号が入力されたら第二切替信号を出力する第二論理演算素子と、上記第一切替信号および第二切替信号のうちのいずれか一方が入力されたら、自系の中央処理装置ユニットに対してその動作状態を切り替える切替信号を出力する第三論理演算素子とを設けたので、これら中央処理装置ユニットや故障検出ユニットを多重化しないような場合においてもそれぞれを独立して利用することができ、しかも、ユニットの増加数を必要最小限に抑えることができる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1によるプログラマブルコントローラの構成を示すシステム構成図である。
【図2】 この発明の実施の形態1によるプログラマブルコントローラの切替部分の構成を示すブロック図である。
【図3】 この発明の実施の形態1によるプログラマブルコントローラにおいて、切替要求と最終的な切替後状態との対応関係を各運転モード毎に説明するための真理値表の図である。
【図4】 この発明の実施の形態2によるプログラマブルコントローラの構成を示すシステム構成図である。
【図5】 この発明の実施の形態3によるプログラマブルコントローラの構成を示すシステム構成図である。
【図6】 この発明の実施の形態4によるプログラマブルコントローラの切替部分の構成を示すブロック図である。
【図7】 従来のプログラマブルコントローラの切替部分の構成を示すブロック図である。
【図8】 従来のプログラマブルコントローラにおいて、切替要求と最終的な切替後状態との対応関係を各運転モード毎に説明するための真理値表の図である。
【符号の説明】
1 バス切替ユニット(系切替ユニット)、2 中央処理装置ユニット(中央処理装置)、3 システム管理ユニット(故障検出ユニット)、9 状態保持手段(状態保持部)、10 第一インバータ(状態保持部)、11 A系異常監視回路(第一異常監視回路)、12 A系インバータ(第一異常監視回路)、13B系異常監視回路(第一異常監視回路)、14 B系インバータ(第一異常監視回路)、15 切替タイミング設定回路(切替タイミング設定部)、16 A系第一論理積素子(第一論理演算素子)、17 B系第一論理積素子(第一論理演算素子)、18 切替部異常監視回路(第二異常監視回路、第二異常監視部)、19 A系第二論理積素子(第二論理演算素子)、20 A系論理和素子(第三論理演算素子)、21 B系第二論理積素子(第二論理演算素子)、22 B系論理和素子(第三論理演算素子)、23 表示ランプ、24 入出力ポート、25 第一切替タイミング設定回路(切替タイミング信号生成回路、切替タイミング設定部)、26 第二切替タイミング設定回路(切替タイミング信号生成回路、切替タイミング設定部)、27 第一タイミング信号論理和素子(タイミング信号論理演算素子、切替タイミング設定部)、28 第二タイミング信号論理和素子(タイミング信号論理演算素子、切替タイミング設定部)、29 システム管理ユニット(故障検出ユニット)、30 A系状態保持手段(状態保持部)、31 A系切替タイミング設定回路(切替タイミング設定部)、32 A系切替部異常監視回路(第二異常監視部)、33 B系状態保持手段(状態保持部)、34 B系切替タイミング設定回路(切替タイミング設定部)、35 B系切替部異常監視回路(第二異常監視部)。
Claims (5)
- 多重化用の複数の中央処理装置を監視し、その内の1つを運転系として動作させるとともに残りを待機系として動作させるように各中央処理装置に切替信号を出力する切替信号生成装置において、
唯一の中央処理装置が運転系となるように複数の中央処理装置の運転状態を保持するとともに、各中央処理装置に対応する動作状態指令信号を出力する状態保持部と、
各中央処理装置と1対1対応に設けられ、それぞれ自系の中央処理装置の異常があった場合には第一異常検出信号を出力する複数の第一異常監視回路と、
上記動作状態指令信号および複数の第一異常検出信号を受信可能なように接続され、運転系の中央処理装置の第一異常検出信号が入力されたら切替タイミング信号を出力する切替タイミング設定部と、
上記切替タイミング設定部の動作状態を監視し、異常があった場合にはそれぞれの系に対して第二異常検出信号を出力する第二異常監視部と、
各中央処理装置と1対1対応に設けられ、上記複数の第一異常検出信号、切替タイミング信号および自系に対する動作状態指令信号を受信可能なように接続され、運転系に指定された自系の第一異常検出信号が入力されたら切替タイミング信号が入力されている期間において第一切替信号を出力する第一論理演算素子と、
各中央処理装置と1対1対応に設けられ、上記複数の第一異常検出信号、自系に対する第二異常検出信号および自系に対する動作状態指令信号を受信可能なように接続され、運転系に指定された自系の第一異常検出信号が入力されるとともに自系に対する第二異常検出信号が入力されたら第二切替信号を出力する第二論理演算素子と、
各中央処理装置と1対1対応に設けられ、上記第一切替信号および第二切替信号のうちのいずれか一方が入力されたら、自系の中央処理装置に対して上記切替信号を出力する第三論理演算素子とを備えることを特徴する切替信号生成装置。 - 切替タイミング設定部は、
動作状態指令信号および複数の第一異常検出信号を受信可能なように接続され、運転系の中央処理装置の第一異常検出信号が入力されたら個別切替タイミング信号を出力する複数の切替タイミング信号生成回路と、
この複数の切替タイミング信号生成回路から出力される複数の個別切替タイミング信号を受信可能なように接続され、いずれか1つが入力されたら切替タイミング信号を出力するタイミング信号論理演算素子とを備えることを特徴とする請求項1記載の切替信号生成装置。 - 第二異常監視部は、
切替タイミング設定部の動作状態を監視し、異常があった場合にはそれぞれの系に対して第二異常検出信号を出力する第二異常監視回路と、
この第二異常監視回路の異常検出に応じて点灯状態が変化する表示ランプと、
上記第二異常監視回路の異常検出状態を中央処理装置で読み取り可能な入出力ポートとを備えることを特徴とする請求項1または請求項2記載の切替信号生成装置。 - 各種の演算処理を実行する中央処理装置を備えた複数の中央処理装置ユニットと、
唯一の中央処理装置ユニットが運転系となるように複数の中央処理装置ユニットの運転状態を保持するとともに、各中央処理装置ユニットに対応する動作状態指令信号を出力する状態保持手段、この動作状態指令信号を受信可能なように接続され、運転系の中央処理装置ユニットに異常が生じたら切替タイミング信号を出力する切替タイミング設定回路、および、この切替タイミング設定回路の動作状態を監視し、異常があった場合にはそれぞれの系に対して第二異常検出信号を出力する第二異常監視回路を備え、上記複数の中央処理装置ユニットと外部機器とを接続する系切替ユニットと、
上記中央処理装置ユニットと1対1対応に設けられ、自系の中央処理装置ユニットの異常を監視して異常があった場合には第一異常検出信号を出力する第一異常監視回路、この第一異常検出信号、上記切替タイミング信号および自系に対する動作状態指令信号を受信 可能なように接続され、運転系に指定された自系の第一異常検出信号が入力されたら切替タイミング信号が入力されている期間において第一切替信号を出力する第一論理演算素子、上記第一異常検出信号、自系に対する第二異常検出信号および自系に対する動作状態指令信号を受信可能なように接続され、運転系に指定された自系の第一異常検出信号が入力されるとともに自系に対する第二異常検出信号が入力されたら第二切替信号を出力する第二論理演算素子、および、上記第一切替信号および第二切替信号のうちのいずれか一方が入力されたら、自系の中央処理装置ユニットに対してその運転状態を切り替える切替信号を出力する第三論理演算素子とを備える複数の故障検出ユニットと
を備えたプログラマブルコントローラ。 - 各種の演算処理を実行する中央処理装置を備えた複数の中央処理装置ユニットと、この中央処理装置ユニットと1対1対応で設けられ、唯一の中央処理装置ユニットが運転系となるようにそれぞれの動作状態を制御する複数の故障検出ユニットとを備えたプログラマブルコントローラにおいて、
上記故障検出ユニットは、
唯一の中央処理装置ユニットが運転系となるようにそれぞれ自系の中央処理装置ユニットの運転状態を保持するとともに、それに基づく動作状態指令信号を出力する状態保持部と、
自系の中央処理装置ユニットの異常があった場合には第一異常検出信号を出力する第一異常監視回路と、
上記動作状態指令信号および他の故障検出ユニットからの第一異常検出信号を含む複数の第一異常検出信号を受信可能なように接続され、運転系の中央処理装置の第一異常検出信号が入力されたら切替タイミング信号を出力する切替タイミング設定回路と、
この切替タイミング設定回路の動作状態を監視し、異常があった場合には第二異常検出信号を出力する第二異常監視部と、
上記複数の第一異常検出信号、切替タイミング信号および動作状態指令信号を受信可能なように接続され、運転系に指定された自系の第一異常検出信号が入力されたら切替タイミング信号が入力されている期間において第一切替信号を出力する第一論理演算素子と、
上記複数の第一異常検出信号、第二異常検出信号および動作状態指令信号を受信可能なように接続され、運転系に指定された自系の第一異常検出信号が入力されるとともに自系に対する第二異常検出信号が入力されたら第二切替信号を出力する第二論理演算素子と、
上記第一切替信号および第二切替信号のうちのいずれか一方が入力されたら、自系の中央処理装置ユニットに対してその動作状態を切り替える切替信号を出力する第三論理演算素子とを備えることを特徴するプログラマブルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16281299A JP3662444B2 (ja) | 1999-06-09 | 1999-06-09 | プログラマブルコントローラおよび切替信号生成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16281299A JP3662444B2 (ja) | 1999-06-09 | 1999-06-09 | プログラマブルコントローラおよび切替信号生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000353105A JP2000353105A (ja) | 2000-12-19 |
JP3662444B2 true JP3662444B2 (ja) | 2005-06-22 |
Family
ID=15761702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16281299A Expired - Fee Related JP3662444B2 (ja) | 1999-06-09 | 1999-06-09 | プログラマブルコントローラおよび切替信号生成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3662444B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7246270B2 (en) | 2002-05-31 | 2007-07-17 | Omron Corporation | Programmable controller with CPU and communication units and method of controlling same |
JP3606281B2 (ja) | 2002-06-07 | 2005-01-05 | オムロン株式会社 | プログラマブルコントローラ及びcpuユニット並びに特殊機能モジュール及び二重化処理方法 |
JP4657802B2 (ja) * | 2005-05-19 | 2011-03-23 | 三菱電機株式会社 | 2重系制御システム |
DE102009027369A1 (de) * | 2009-07-01 | 2011-01-05 | Robert Bosch Gmbh | Verfahren sowie System zur Ansteuerung von mindestens einem Aktuator |
CN106354121B (zh) * | 2016-10-19 | 2019-03-12 | 交控科技股份有限公司 | 一种安全控制电路、多路控制电路和控制方法 |
JP7431034B2 (ja) * | 2019-12-26 | 2024-02-14 | アズビル株式会社 | コントローラ及び施設監視システム |
-
1999
- 1999-06-09 JP JP16281299A patent/JP3662444B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000353105A (ja) | 2000-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02501244A (ja) | 故障許容出力回路 | |
JP3662444B2 (ja) | プログラマブルコントローラおよび切替信号生成装置 | |
JPH07334382A (ja) | マルチコントローラシステム | |
JPH0778039A (ja) | クロック選択制御方式 | |
JPH1078852A (ja) | マルチアレイディスク装置 | |
JP2013025358A (ja) | フィールド通信システム | |
US6832331B1 (en) | Fault tolerant mastership system and method | |
KR100380658B1 (ko) | 삼중화 제어장치의 직렬통신을 이용한 출력장치와 그제어방법 | |
JP3302499B2 (ja) | 2重系装置 | |
KR100378593B1 (ko) | 이중 스위치 보드 및 이중화 방법 | |
JP3570334B2 (ja) | 系切替装置 | |
KR100278703B1 (ko) | 교환기에서 디바이스 액세스 버스 이중화 제어회로 | |
JP2008205599A (ja) | 冗長切替装置、冗長切替システムおよび冗長切替制御プログラム | |
JPS63269234A (ja) | 系統切替装置 | |
JP3125864B2 (ja) | 二重化システム | |
JP2918605B2 (ja) | 二重系の故障診断装置 | |
JPH0556561A (ja) | 電源制御装置 | |
JPS617901A (ja) | デイジタル制御装置 | |
JP2001007942A (ja) | 電子式回線切換装置 | |
SU1702434A1 (ru) | Мажоритарно-резервированный интерфейс пам ти | |
CN116302697A (zh) | 一种全接口冗余的高可靠计算机系统 | |
JPH0588926A (ja) | 監視制御系の自動切替回路 | |
KR19990030149U (ko) | 교환 시스템에서 에이티엠 포트 이중화 장치 | |
JPS5890202A (ja) | プロセス制御装置 | |
JPH01273140A (ja) | 緊急動作回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050323 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |